在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>

<menu id="6qfwx"><dl id="6qfwx"></dl></menu>

<label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>

<center id="6qfwx"><dl id="6qfwx"></dl></center>

<span id="112jk"><var id="112jk"></var></span>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

FPGA實現(xiàn)FIR抽取濾波器的設(shè)計

摘要：采用基于分布式算法思想的方法來設(shè)計FIR濾波器，利用FDAt001設(shè)計系統(tǒng)參數(shù)，計算濾波器系數(shù)，同時為了要滿足系統(tǒng)要求考慮系數(shù)的位數(shù)。根據(jù)FIR數(shù)字濾波器結(jié)構(gòu)，對FIR數(shù)字濾波器的FPGA實現(xiàn)方法進(jìn)行分析。
關(guān)鍵詞
關(guān)鍵字： FPGA FIR 抽取濾波器

FPGA在多串口讀數(shù)系統(tǒng)中的應(yīng)用

摘要：主要討論了FPGA在多單片機串行讀數(shù)系統(tǒng)中的應(yīng)用，在該系統(tǒng)中單片機通過異步串行通信讀取外部設(shè)備中的數(shù)據(jù)，經(jīng)FPGA緩沖后再送到USB單片機，最終上傳到計算機。文中重點介紹了利用FPGA內(nèi)部雙口RAM構(gòu)建的FIFO在該
關(guān)鍵字：應(yīng)用系統(tǒng) 讀數(shù) 串口 FPGA

OFDM系統(tǒng)中DAGC的應(yīng)用研究及FPGA實現(xiàn)

摘要：介紹IDFT／DFT可精度在OFDM系統(tǒng)基帶解調(diào)中的重要性，分析定點化DFT輸入功率對其精度的影響，并在此基礎(chǔ)上采用數(shù)字自動增益控制技術(shù)用于DFT前端，以解決過大輸入信號動態(tài)范圍所造成的DFT輸出信噪比惡化的問題。
關(guān)鍵字： FPGA 實現(xiàn) 研究應(yīng)用系統(tǒng) DAGC OFDM

電信應(yīng)用基于FPGA的功耗優(yōu)化解決方案

引言
針對中心機房功耗越來越大的問題，某些電信運營商制定了采購設(shè)備功耗每年降低20%的目標(biāo)。半導(dǎo)體是功耗問題的關(guān)鍵所在，其解決方法是重新設(shè)計芯片實施和交付方案，而最新一代FPGA可以說是主要的推動力量。通過
關(guān)鍵字：優(yōu)化解決方案功耗 FPGA 應(yīng)用基于電信

Xilinx FPGA的功耗優(yōu)化設(shè)計

對于FPGA來說，設(shè)計人員可以充分利用其可編程能力以及相關(guān)的工具來準(zhǔn)確估算功耗，然后再通過優(yōu)化技術(shù)來使FPGA設(shè)計以及相應(yīng)的PCB板在功率方面效率更高。
靜態(tài)和動態(tài)功耗及其變化在90nm工藝時，電流泄漏問題對ASIC和
關(guān)鍵字：設(shè)計優(yōu)化功耗 FPGA Xilinx

如何定義RFID標(biāo)簽和讀卡器

作為在供應(yīng)鏈上跟蹤產(chǎn)品的一種手段，RFID在訪問控制和越來越多的傳統(tǒng)應(yīng)用(如售票)中迅速得到采用。RFID系統(tǒng)一...
關(guān)鍵字： RFID 標(biāo)簽讀卡器 TCP/IP FPGA

Xilinx推出ISE設(shè)計套件11.1版本

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布正式推出ISE® 設(shè)計套件11.1版本(ISE® Design Suite 11.1)。這一FPGA設(shè)計解決方案在業(yè)界率先為邏輯、數(shù)字信號處理、嵌入式處理以及系統(tǒng)級設(shè)計提供了完全可互操作的領(lǐng)域?qū)Ｓ迷O(shè)計流程和工具配置。該新版本為面向多種市場和應(yīng)用的基于FPGA的片上系統(tǒng)解決方案提供了更簡單、更智能的設(shè)計方法。賽靈思公司致力于為設(shè)計人員提供目標(biāo)設(shè)計平臺，而ISE 設(shè)計套件 11.1版本的推出是一個重要的里程碑。　　為更好地滿足當(dāng)前異常多
關(guān)鍵字： Xilinx FPGA 嵌入式

賽靈思ISE 11.1 量身打造四種工具流程

隨著Xilinx?ISE?設(shè)計套件11.1的推出，賽靈思在優(yōu)化設(shè)計方法、更好地滿足不同技能客戶的多樣化需求，以...
關(guān)鍵字：邏輯設(shè)計賽靈思嵌入式 DSP FPGA Xilinx ISE

基于FPGA和LVDS技術(shù)的光纜傳輸技術(shù)

為了解決彈上記錄器和地面測試臺之間高速數(shù)據(jù)流遠(yuǎn)距離傳輸問題，提出一種利用低電壓差分信號(LVDS)接口器件實現(xiàn)數(shù)據(jù)遠(yuǎn)距離傳輸?shù)脑O(shè)計方案。實驗證明該方案傳輸速度達(dá)到20 Mh／s，傳輸距離達(dá)到300 m，傳輸速度和傳輸距離得到顯著提高。該優(yōu)秀的長線傳輸技術(shù)已成功應(yīng)用于在某項目中。
關(guān)鍵字： FPGA LVDS 光纜傳輸技術(shù)

LEON2應(yīng)用于數(shù)字機頂盒CPU的FPGA仿真

摘要：采用免費軟核LEON2作為數(shù)字機頂盒的CPU可以降低產(chǎn)品成本。為了使LEON2軟核能更快更好地應(yīng)用于數(shù)字機頂盒，選擇先在FPGA開發(fā)板上建立基于LEON2處理器的一個原型，通過這個原型對硬件性能進(jìn)行仿真，并且還可以在
關(guān)鍵字： LEON2 FPGA CPU 應(yīng)用于

FPGA引腳信號指配的幾個原則

現(xiàn)在的FPGA正變得越來越復(fù)雜，向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳...
關(guān)鍵字：引腳信號指配 FPGA 單極信號

采用創(chuàng)新降耗技術(shù)應(yīng)對FPGA靜態(tài)和動態(tài)功耗的挑戰(zhàn)

傳統(tǒng)上，數(shù)字邏輯并不耗費大量靜態(tài)功耗，但隨著工藝節(jié)點的不斷精微，這一情況在發(fā)生顯著變化。現(xiàn)在，隨著工藝尺度的...
關(guān)鍵字： FPGA 動態(tài)功耗動態(tài)功耗 Stratix

利用低成本FPGA設(shè)計下一代游戲控制臺

游戲控制臺設(shè)計者必須在實現(xiàn)系統(tǒng)的多功能、可靠性和低成本之間尋找平衡。市場壓力經(jīng)常迫使最初的控制臺價格...
關(guān)鍵字： FPGA 游戲控制臺 DSP

基于Verilog的FPGA與USB 2．0高速接口設(shè)計

0 引言
USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點，迅速得到廣泛應(yīng)用。
在高速的數(shù)
關(guān)鍵字： Verilog FPGA USB 高速接口

基于FPGA的UART模塊的設(shè)計

0 引言
在計算機的數(shù)據(jù)通信中，外設(shè)一般不能與計算機直接相連，它們之間的信息交換主要存在以下問題：
(1)速度不匹配。外設(shè)的工作速度和計算機的工作速度不一樣，而且外設(shè)之間的工作速度差異也比較大。
關(guān)鍵字： FPGA UART 模塊

共6388條 359/426 |‹ « 357 358 359 360 361 362 363 364 365 366 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。創(chuàng)建詞條

fpga：quartusⅡ電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga：quartusⅡ相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga：quartusⅡ資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)

fpga：quartusⅡ?qū)谖恼?/h2>

熱門主題

FPGA：QuartusⅡ 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<menu id="6qfwx"><li id="6qfwx"></li></menu>

<menu id="6qfwx"><dl id="6qfwx"></dl></menu>

<label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>

<center id="6qfwx"><dl id="6qfwx"></dl></center>