在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> fpga:quartusⅡ

            基于FPGA+DSP雷達(dá)導(dǎo)引頭信號處理中FPGA設(shè)計(jì)的關(guān)鍵

            • 1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高,武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜,以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜,硬件規(guī)模越來越大.處理速度也越來越高.而且產(chǎn)品的更新速度
            • 關(guān)鍵字: FPGA  DSP  雷達(dá)導(dǎo)引頭  關(guān)鍵技術(shù)    

            基于FPGA與ADSP TS201的總線接口設(shè)計(jì)方案

            • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 關(guān)鍵字: FPGA  ADSP  TS201總線  

            基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹

            • 基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹,Solution:在對FPGA設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候,需要進(jìn)行模塊劃分,模塊接口定義等工作。通常,我們只能在紙上進(jìn)行設(shè)計(jì)。雖然在紙上我們可以很隨意地書寫,而用紙畫的不方便就在于,如果對某一個(gè)模塊進(jìn)行較大改動(dòng)
            • 關(guān)鍵字: 設(shè)計(jì)  方法  介紹  系統(tǒng)  FPGA  Xilinx  軟件  基于  

            Xilinx FPGA開發(fā)環(huán)境的安裝方法

            • Xilinx FPGA開發(fā)環(huán)境的安裝方法,一、計(jì)算機(jī)硬件環(huán)境要求:
              1、操作系統(tǒng):
              Microsoft Windows XP Home Edition SP2
              2、基本配置:
              A、處理器:Intel CPU T2050 1.6GHz
              B、內(nèi)存:512MB
              C、硬盤:60GB(其中軟件安裝的空問需要3GB)補(bǔ)充
            • 關(guān)鍵字: 安裝  方法  環(huán)境  開發(fā)  FPGA  Xilinx  

            一種交織器和解交織器的FPGA電路實(shí)現(xiàn)

            • 交織和解交織是組合信道糾錯(cuò)系統(tǒng)的一個(gè)重要環(huán)節(jié),交織器和解交織器的實(shí)現(xiàn)方法有多種。本文利用Altera公司開發(fā)的Quartus軟件平臺和仿真環(huán)境,設(shè)計(jì)一種交織器和解交織器FPGA電路單倍實(shí)現(xiàn)的方法,并分析該電路實(shí)現(xiàn)的特點(diǎn)
            • 關(guān)鍵字: FPGA  交織器  電路實(shí)現(xiàn)    

            FPGA與外部存儲設(shè)備的接口實(shí)現(xiàn)

            • 引言當(dāng)今社會是數(shù)字化的社會,隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)...
            • 關(guān)鍵字: FPGA  存儲設(shè)備  

            IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波

            • IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器摘 要:本文介紹了一種采用級聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器的方法。此設(shè)計(jì)擴(kuò)展性好,便于調(diào)節(jié)濾波器的性能,可以根據(jù)不同的要求在不同規(guī)模的FPGA上加以實(shí)
            • 關(guān)鍵字: IIR  FPGA  數(shù)字  濾波器設(shè)計(jì)    

            基于FPGA的循環(huán)冗余校驗(yàn)實(shí)驗(yàn)系統(tǒng)的實(shí)現(xiàn)

            • 摘要:文章首先分析了循環(huán)冗余校驗(yàn)碼的功能,在此基礎(chǔ)上提出了基于FPGA的實(shí)現(xiàn)方法,詳細(xì)闡述了CRC校驗(yàn)編解碼的實(shí)現(xiàn)方法,并提出了基于現(xiàn)有的實(shí)驗(yàn)箱設(shè)備實(shí)現(xiàn)小型的CRC校驗(yàn)系統(tǒng)的總體設(shè)計(jì)框架和設(shè)計(jì)思路,完成了CRC校驗(yàn)
            • 關(guān)鍵字: FPGA  循環(huán)冗余校驗(yàn)  實(shí)驗(yàn)系統(tǒng)    

            基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì)

            • 基于FPGA和單片機(jī)的串行通信接口設(shè)計(jì),摘要:本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題,提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232協(xié)議,具有較強(qiáng)的通用性和推廣價(jià)值。1 前言
              現(xiàn)場可編程邏輯器件(F
            • 關(guān)鍵字: 接口  設(shè)計(jì)  通信  串行  FPGA  單片機(jī)  基于  

            FPGA DCM時(shí)鐘管理單元原理簡介

            • FPGA DCM時(shí)鐘管理單元原理簡介,DCM概述
              DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對時(shí)鐘偏移量的調(diào)節(jié)是通過長的延時(shí)線形成的。DCM的參數(shù)里有一個(gè)PHASESHIFT(相移),可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256根延
            • 關(guān)鍵字: 原理  簡介  單元  管理  DCM  時(shí)鐘  FPGA  

            一種嵌入式的實(shí)時(shí)視頻采集系統(tǒng)

            • 摘 要: 設(shè)計(jì)實(shí)現(xiàn)了一種智能移動(dòng)機(jī)器人的前端視頻采集系統(tǒng),該系統(tǒng)采用視頻解碼芯片SAA7111A和靈活可配置的FPG ...
            • 關(guān)鍵字: FPGA  SAA7111A  視頻采集    

            基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)

            • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 關(guān)鍵字: DSP  FPGA  全姿態(tài)指引儀  圖形顯示  

            采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接

            • 采用PCM編碼原理及FPGA編程技術(shù)實(shí)現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入一、概述----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中,被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口,
            • 關(guān)鍵字: PCM  FPGA  編碼  編程    

            利用DSP與FPGA的光柵地震檢波器的信號處理

            • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 關(guān)鍵字: DSP  FPGA  光柵  地震檢波器  

            基于FPGA/DSP的靈巧干擾平臺設(shè)計(jì)與實(shí)現(xiàn)

            • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 關(guān)鍵字: DSP  FPGA  靈巧干擾平臺  
            共6388條 233/426 |‹ « 231 232 233 234 235 236 237 238 239 240 » ›|

            fpga:quartusⅡ介紹

            您好,目前還沒有人創(chuàng)建詞條fpga:quartusⅡ!
            歡迎您創(chuàng)建該詞條,闡述對fpga:quartusⅡ的理解,并與今后在此搜索fpga:quartusⅡ的朋友們分享。    創(chuàng)建詞條

            熱門主題

            FPGA:QuartusⅡ    樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473