fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于DSP的數(shù)字預(yù)失真系統(tǒng)設(shè)計

基于DSP的數(shù)字預(yù)失真系統(tǒng)設(shè)計,摘要：為提高無線通信系統(tǒng)的通信質(zhì)量與效率，提出一種基于DSP自適應(yīng)數(shù)字預(yù)失真技術(shù)的系統(tǒng)設(shè)計。采用TI公司的低功耗、高性能數(shù)字信號處理器TMS320VC5502，有效提高了信號處理速度，減少了回路延時。根據(jù)信號的幅度，數(shù)
關(guān)鍵字： DSP 放大器

　　所有基于CEVA-TeakLite-III之設(shè)計的性能及兼容性　　全球領(lǐng)先的硅產(chǎn)品知識產(chǎn)權(quán)(SIP)平臺解決方案和數(shù)字信號處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布，其CEVA-TeakLite-III DSP內(nèi)核通過了DTS-HD Master Audio™ Logo認(rèn)證。這項認(rèn)證是在實(shí)際的CEVA-TeakLite-III DSP內(nèi)核硬件平臺上，利用全面優(yōu)化的軟件(SW)實(shí)現(xiàn)方案來完成的，可為高端音頻SoC開發(fā)人員提供一種已獲驗(yàn)證的硬件和軟件解決方案，幫助其簡化設(shè)計流程，大幅縮短
關(guān)鍵字： CEVA DSP SIP

　　Altera公司日前宣布，開始提供業(yè)界第一款集成增強(qiáng)前向糾錯(EFEC) IP內(nèi)核，該內(nèi)核針對高性能Stratix IV和Stratix V系列FPGA進(jìn)行了優(yōu)化。EFEC7和EFEC20是Altera Newfoundland技術(shù)中心 (以前的Avalon Microelectronics) 開發(fā)的多維IP內(nèi)核，專門面向城域和長距離光傳送網(wǎng)(OTN)等100G應(yīng)用而設(shè)計?！?/li>
關(guān)鍵字： Altera FPGA

隨著軟件無線電技術(shù)和FPGA、DSP、AD 等技術(shù)的高速發(fā)展，數(shù)字接收機(jī)的應(yīng)用日益廣泛。為了擴(kuò)大數(shù)字接收機(jī)的ADC 動態(tài)范圍，廣泛采用了自動增益控制(AGC) ，使接收機(jī)的增益隨著信號的強(qiáng)弱進(jìn)行調(diào)整，其性能的好壞直接
關(guān)鍵字： FPGA AGC 動態(tài) 數(shù)控

本文給出的視頻采集和顯示模塊在設(shè)計時，選取分辨率為768times;494像素的NTSC制式，并選用輸出像素為640times;480的CCD攝像頭； FPGA選取Altera CyclONeⅡ系列Ep2c35F672c36 (內(nèi)含35000個邏輯單元)；主動串行配
關(guān)鍵字： FPGA 視頻采集顯示模塊

摘要：對傳統(tǒng)的數(shù)字化轉(zhuǎn)角測量方法進(jìn)行了簡要介紹，提出了一種能夠提高測角分辨率的脈沖細(xì)分技術(shù)，并結(jié)合激光陀螺輸出信號對該方法進(jìn)行了誤差分析。接著利用FPGA對此項技術(shù)進(jìn)行了硬件實(shí)現(xiàn)，具體描述了電路各部分的工
關(guān)鍵字： FPGA 脈沖電路

摘要：根據(jù)現(xiàn)代電子系統(tǒng)對信號源的頻率穩(wěn)定度、準(zhǔn)確度及分辨率越來越高的要求，結(jié)合直接數(shù)字式頻率合成器(DDS)的優(yōu)點(diǎn)，利用FPGA芯片的可編程性和實(shí)現(xiàn)方案易改動的特點(diǎn)，提出了一種基于FPGA和DDS技術(shù)的任意波形發(fā)生器
關(guān)鍵字： FPGA DDS 任意波形發(fā)生器

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動微型打印機(jī)，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計驅(qū)動打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時序。軟件使用硬件描述語言VHDL實(shí)現(xiàn)對微型打印機(jī)的時序控制，并通
關(guān)鍵字： FPGA VHDL 微型打印機(jī) 驅(qū)動設(shè)計

摘要：提出一種基于FPGA的簡易數(shù)字示波器設(shè)計方法，硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場可編程門陣列芯片作為核心器件，同時結(jié)合FPGA和NIOS軟核的優(yōu)勢，設(shè)計高效的片上可編程系統(tǒng)(SoPC)對高速A／D所采集的數(shù)據(jù)進(jìn)
關(guān)鍵字： FPGA 數(shù)字示波器

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： MIT TI 28nm DSP 德州儀器 ISSCC 國際固態(tài)電路會議 0.6V

設(shè)計了一種基于FPGA的1024點(diǎn)16位FFT算法，采用了基4蝶形算法和流水線處理方式，提高了系統(tǒng)的處理速度，改善了系統(tǒng)的性能。提出了先進(jìn)行前一級4點(diǎn)蝶形運(yùn)算，再進(jìn)行本級與旋轉(zhuǎn)因子復(fù)乘運(yùn)算的結(jié)構(gòu)。合理地利用了硬件資源。對系統(tǒng)劃分的各個模塊使用Verilog HDL進(jìn)行編碼設(shè)計。對整個系統(tǒng)整合后的代碼進(jìn)行功能驗(yàn)證之后，采用QuartusⅡ與Matlab進(jìn)行聯(lián)合仿真，其結(jié)果是一致的。該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，在數(shù)字信號處理領(lǐng)域有廣泛應(yīng)用。
關(guān)鍵字： FPGA FFT 算法硬件實(shí)現(xiàn)

摘要：介紹了一種基于ARM平臺、以太網(wǎng)和GPRS無線通信技術(shù)的智能家居遠(yuǎn)程監(jiān)控系統(tǒng)，給出了系統(tǒng)的組成及工作原理，著重闡述了系統(tǒng)主要硬件和軟件的設(shè)計。智能家居遠(yuǎn)程監(jiān)控系統(tǒng)的核心是嵌入式Web服務(wù)器。通過該嵌入式We
關(guān)鍵字： FPGA 跳頻通信頻率合成器

雙口RAM在DSP與ICCD通信系統(tǒng)中的應(yīng)用,摘要：提出了利用雙口RAM實(shí)現(xiàn)高時間分辨率光譜測量系統(tǒng)中DSP與ICCD并行接口的設(shè)計方案。以確保使雙方的高速通信。介紹了雙口RAM器件IDT7007的原理與使用規(guī)劃，并針對方案，給出了接口電路和軟件流程。針對二者交換數(shù)
關(guān)鍵字： DSP，通信

摘要：FPGA可以通過串行接口進(jìn)行配置。本文對傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機(jī)通過網(wǎng)絡(luò)更新的方法，給出了一個用CPLD和Flash對FPGA進(jìn)行配置的應(yīng)用實(shí)例。
關(guān)鍵詞：現(xiàn)場可編程
關(guān)鍵字： Flash CPLD FPGA

分析了擴(kuò)頻測距理論原理與優(yōu)勢，給出了一種基于FPGA的快速擴(kuò)頻測距模型。通過運(yùn)用FFT IP Core計算收發(fā)序列間的互相關(guān)函數(shù)，可以實(shí)現(xiàn)快速捕獲。仿真結(jié)果表明，該方法具有速度快、誤差小、設(shè)計靈活、效率高的特點(diǎn)。
關(guān)鍵字： FPGA 擴(kuò)頻快速捕獲仿真研究