在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
            EEPW首頁(yè) >> 主題列表 >> fpga+dsp

            德州儀器多核軟件開發(fā)套件擴(kuò)展至低功耗 DSP + ARM 器件

            • 日前,德州儀器 (TI) 宣布推出基于低功耗 OMAP-L138 及 OMAP-L132 DSP + ARM9? 處理器的多核軟件開發(fā)套件 (MCSDK),幫助開發(fā)人員縮短開發(fā)時(shí)間,實(shí)現(xiàn)針對(duì) TI TMS320C6000? 高性能數(shù)字信號(hào)處理器 (DSP) 的擴(kuò)展。為工業(yè)、通信、電信以及醫(yī)療市場(chǎng)開發(fā)各種應(yīng)用的客戶現(xiàn)在無需轉(zhuǎn)移其它軟件平臺(tái),便可升級(jí)至高性能器件。
            • 關(guān)鍵字: TI  DSP  ARM  MCSDK  

            基于DSP 內(nèi)嵌ECAN模塊的總線接口設(shè)計(jì)

            • 摘要:提出了基于DSP內(nèi)嵌增強(qiáng)型CAN控制器(ECAN)模塊的智能總線接口設(shè)計(jì)方案。該設(shè)計(jì)創(chuàng)新性地采用了ADI公司最新...
            • 關(guān)鍵字: DSP  ECAN模塊  總線接口  

            用FPGA和完整的IP解決方案優(yōu)化汽車電氣架構(gòu)設(shè)計(jì)

            • 過去十年來,車載網(wǎng)絡(luò)架構(gòu)變得越來越復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少,但實(shí)際部署的網(wǎng)絡(luò)數(shù)量卻有顯著增加...
            • 關(guān)鍵字: FPGA  汽車電氣架構(gòu)  車載網(wǎng)絡(luò)  

            FPGA到ASIC的整合為車用微控制器帶來靈活性

            • 在汽車電子中廣為采用的微控制器(MCU)經(jīng)過全速發(fā)展目前遇到了時(shí)間和成本障礙。采用MCU帶來的主要好處一直體 ...
            • 關(guān)鍵字: FPGA  ASIC  車用微控制器    

            FPGA的圖像處理技術(shù),你知道多少?

            • 最近一段時(shí)間一直在研究基于FPGA的圖像處理,乘著EEPW這個(gè)機(jī)會(huì)和大家交流一下,自己也順便總結(jié)一下。主要是為了大家對(duì)用FPGA做圖像處理有個(gè)感性的認(rèn)識(shí),如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限,如有錯(cuò)誤,歡迎大家批評(píng)指正。
            • 關(guān)鍵字: FPGA  圖像處理  計(jì)數(shù)器  存儲(chǔ)器  

            使用賽靈思Vivado設(shè)計(jì)套件的九大理由

            • 您的開發(fā)團(tuán)隊(duì)是否需要在極短的時(shí)間內(nèi)打造出既復(fù)雜又富有競(jìng)爭(zhēng)力的新一代系統(tǒng)?賽靈思All Programmable器件可助您一臂之力,它相對(duì)傳統(tǒng)可編程邏輯和I/O,新增了軟件可編程ARM?處理系統(tǒng)、可編程模擬混合信號(hào)(AMS)子系統(tǒng)和不斷豐富的高復(fù)雜度的IP,支持開發(fā)團(tuán)隊(duì)突破原有的種種設(shè)計(jì)限制。
            • 關(guān)鍵字: 賽靈思  Vivado  ARM  以太網(wǎng)  LUT  DSP  

            智能手機(jī)傳感器管理,F(xiàn)PGA比AP+MCU方案功耗低10倍

            • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 關(guān)鍵字: 智能手機(jī)  傳感器管理  FPGA  AP+MCU  iCE40LM  

            萊迪思:為“永遠(yuǎn)在線”的移動(dòng)設(shè)備推出超低功耗FPGA

            • Ice(冰),意味著寒冷,把芯片命名為iCE,可見其能耗之低。近日,萊迪思半導(dǎo)體公司(Lattice)宣布其iCE40家族增加新成員——iCE40LM FPGA,提供靈活的單芯片傳感器解決方案,使得新一代環(huán)境感知、超低功耗的移動(dòng)設(shè)備成為現(xiàn)實(shí)。
            • 關(guān)鍵字: 萊迪思  FPGA  處理器  201311  

            Altera發(fā)布Stratix 10 SoC:含四核64位ARM Cortex-A53

            • 近日,Altera公司宣布其采用Intel 14nm三柵極工藝制造的Stratix 10 SoC器件將具有高性能四核64位ARM Cortex-A53處理器系統(tǒng),這與該器件中的浮點(diǎn)數(shù)字信號(hào)處理(DSP)模塊和高性能FPGA架構(gòu)相得益彰,預(yù)計(jì)2014年第四季度tape out(流片)。這一通用的異構(gòu)計(jì)算平臺(tái)可用于數(shù)據(jù)中心計(jì)算加速、雷達(dá)系統(tǒng)和通信基礎(chǔ)設(shè)施等。
            • 關(guān)鍵字: Altera  DSP  ARM  201311  

            萊迪思發(fā)布一系列異構(gòu)網(wǎng)絡(luò)解決方案

            • 2013年11月6日,萊迪思半導(dǎo)體公司(NASDAQ: LSCC)發(fā)布了一系列可編程解決方案用以構(gòu)建智能、低功耗的移動(dòng)設(shè)備,支持異構(gòu)網(wǎng)絡(luò)(HetNet)的全球性推廣。與Azcom Technology合作,萊迪思的HetNet解決方案系列使系統(tǒng)設(shè)計(jì)人員能夠?qū)崿F(xiàn)一流的互連、控制路徑和電源管理解決方案,同時(shí)使用多模式LTE小型蜂窩的系統(tǒng)級(jí)參考設(shè)計(jì)加快設(shè)計(jì)開發(fā)。
            • 關(guān)鍵字: 萊迪思  HetNet  FPGA  

            Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

            • Altera公司 (NASDAQ: ALTR)日前宣布發(fā)布Quartus? II軟件13.1版,通過大幅度優(yōu)化算法以及增強(qiáng)并行處理,與前一版本相比,編譯時(shí)間平均縮短了30%,最大達(dá)到70%,進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢(shì)。軟件還包括最新的快速重新編譯特性,適用于客戶對(duì)Altera Stratix? V FPGA設(shè)計(jì)進(jìn)行少量源代碼改動(dòng)的情形。
            • 關(guān)鍵字: Altera  Quartus  FPGA  Qsys  

            基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)

            • 引言無人機(jī)廣泛應(yīng)用于軍事偵察以及民用測(cè)繪等領(lǐng)域,其中的機(jī)載視頻圖像系統(tǒng)是機(jī)載電子系統(tǒng)中的重要環(huán)節(jié)之一。...
            • 關(guān)鍵字: FPGA  DSP  

            Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

            •   Altera公司 (NASDAQ: ALTR)今天宣布發(fā)布Quartus? II軟件13.1版,通過大幅度優(yōu)化算法以及增強(qiáng)并行處理,與前一版本相比,編譯時(shí)間平均縮短了30%,最大達(dá)到70%,進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢(shì)。軟件還包括最新的快速重新編譯特性,適用于客戶對(duì)Altera Stratix? V FPGA設(shè)計(jì)進(jìn)行少量源代碼改動(dòng)的情形。采用快速重新編譯特性,客戶可以重新使用以前的編譯結(jié)果,從而保持性能,不需要前端設(shè)計(jì)劃分,進(jìn)一步將編譯時(shí)間縮短了50%。
            • 關(guān)鍵字: Altera  Quartus  FPGA  DSP  

            強(qiáng)化協(xié)作生態(tài) SoC FPGA成攻城利器

            • Altera公司意欲通過更先進(jìn)的制程工藝和更緊密的產(chǎn)業(yè)合作,正逐步強(qiáng)化FPGA協(xié)同處理器,大幅提升SoC FPGA的整體性 ...
            • 關(guān)鍵字: SoC  FPGA  

            基于FPGA的通用位同步器設(shè)計(jì)方案(二)

            • 2.2.2 定時(shí)誤差檢測(cè)設(shè)計(jì)  定時(shí)誤差檢測(cè)程序采用獨(dú)立于載波相位偏差的GA-TED算法。該算法每個(gè)符號(hào)周期只 ...
            • 關(guān)鍵字: FPGA  通用位  同步器  
            共9877條 211/659 |‹ « 209 210 211 212 213 214 215 216 217 218 » ›|

            fpga+dsp介紹

            您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
            歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

            熱門主題

            樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473