fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

創(chuàng)意耳紋識(shí)別系統(tǒng)的研究與實(shí)現(xiàn)，提供軟硬件參考解決方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：耳紋識(shí)別 FPGA Spartan-3E 傳感器 SOPC

實(shí)用性指紋識(shí)別模塊設(shè)計(jì)方案，提供軟硬件參考設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：指紋識(shí)別 Spartan3E XC3S500E FPGA 指紋圖像滑動(dòng)式電容指紋傳感器

一種基于FPGA的SDRAM控制器設(shè)計(jì)

本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計(jì)方法。通過(guò)設(shè)置SDRAM的工作狀態(tài)，使其工作在猝發(fā)模式。在視頻時(shí)序信號(hào)控制下，用多行連續(xù)的SDRAM存儲(chǔ)空間，存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO，緩存一行視頻，在像素時(shí)鐘控制下，實(shí)現(xiàn)視頻數(shù)據(jù)實(shí)時(shí)的存儲(chǔ)和讀取。通過(guò)改變相關(guān)參數(shù)，能對(duì)所有VESA分辨率視頻流進(jìn)行操作。具有通用性強(qiáng)、系統(tǒng)復(fù)雜度低、可靠性高、可擴(kuò)展等特點(diǎn)。在某型號(hào)的機(jī)載大屏顯示器系統(tǒng)中，用該SDRAM控制器實(shí)現(xiàn)了圖像的翻轉(zhuǎn)等功能，也驗(yàn)證了該控制器的實(shí)用性。 0引
關(guān)鍵字： FPGA SDRAM

一種基于FPGA實(shí)現(xiàn)高速異步FIFO的方案

現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大。一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步 FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解決方案。使用異步FIFO可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)時(shí)數(shù)據(jù)。在網(wǎng)絡(luò)接口、圖像處理等方面，異步FIFO都得到廣泛的應(yīng)用。異步FIFO是一種先進(jìn)先出的電路，使用在數(shù)據(jù)接口部分，用來(lái)存儲(chǔ)、緩沖在兩個(gè)異步時(shí)鐘之間的數(shù)據(jù)傳輸。在異步電路中，由于時(shí)鐘之間周期和相位完全獨(dú)立，因而數(shù)據(jù)的丟失
關(guān)鍵字： FPGA FIFO

一種基于POE技術(shù)的船用視頻監(jiān)控系統(tǒng)設(shè)計(jì)

POE(Power Over Ethernet) 也被稱(chēng)為基于局域網(wǎng)的供電系統(tǒng)或有源以太網(wǎng)( Active Ethernet)，有時(shí)也被簡(jiǎn)稱(chēng)為以太網(wǎng)供電.這是利用現(xiàn)存標(biāo)準(zhǔn)以太網(wǎng)傳輸電纜的同時(shí)傳送數(shù)據(jù)和電功率的最新標(biāo)準(zhǔn)規(guī)范，并保持了與現(xiàn)存以太網(wǎng)系統(tǒng)和用戶(hù)的兼容性.POE 技術(shù)在為一些基于IP 的終端( 如IP 電話(huà)機(jī).無(wú)線(xiàn)局域網(wǎng)接入點(diǎn)AP.網(wǎng)絡(luò)攝像機(jī)等) 傳輸數(shù)據(jù)信號(hào)的同時(shí)，還能為此類(lèi)設(shè)備提供直流供電的技術(shù). 在確?，F(xiàn)有結(jié)構(gòu)化布線(xiàn)安全的同時(shí)，保證現(xiàn)有網(wǎng)絡(luò)的正常運(yùn)作，最大限度地降低成本.一個(gè)完整
關(guān)鍵字： POE DSP

邁瑞醫(yī)療國(guó)際有限公司授予Altera最佳質(zhì)量獎(jiǎng)，表彰其業(yè)界最好的FPGA技術(shù)、服務(wù)和支持

　　邁瑞醫(yī)療國(guó)際有限公司(NYSE: MR)是全球領(lǐng)先的醫(yī)療設(shè)備和解決方案供應(yīng)商、美國(guó)紐交所上市企業(yè)，授予了Altera公司(NASDAQ: ALTR) 2013年度“最佳質(zhì)量獎(jiǎng)”。邁瑞公司總部設(shè)在中國(guó)深圳，主要業(yè)務(wù)集中在生命信息與支持、體外診斷、數(shù)字超聲、醫(yī)學(xué)影像四大領(lǐng)域。邁瑞公司贊賞Altera及時(shí)交付先進(jìn)的高性?xún)r(jià)比可編程邏輯解決方案，一直能夠滿(mǎn)足其高質(zhì)量、可靠性和服務(wù)需求?！　∵@是過(guò)去八年中Altera第五次獲得邁瑞公司的獎(jiǎng)項(xiàng)，雙方建立了相互信賴(lài)的合作關(guān)系，提高了產(chǎn)品質(zhì)量，支持客戶(hù)取得成功。邁瑞公司
關(guān)鍵字： Altera FPGA 醫(yī)療邁瑞

基于FPGA的超聲電機(jī)驅(qū)動(dòng)控制電路

摘要：針對(duì)直線(xiàn)超聲電機(jī)的特點(diǎn)，設(shè)計(jì)了一種以FPGA為核心、基于SOPC技術(shù)和NiosⅡ軟核處理器的新型超聲電機(jī)驅(qū)動(dòng)控制器，以控制直線(xiàn)型超聲電機(jī)的速度和位移。該驅(qū)動(dòng)控制器把CPU、DDS模塊以及光柵反饋計(jì)數(shù)模塊都集成在一片F(xiàn)PGA中，具有電子元件使用少，功耗低，易修改、易升級(jí)等特點(diǎn)，為超聲電機(jī)的各種運(yùn)動(dòng)平臺(tái)提供了一個(gè)良好的閉環(huán)控制系統(tǒng)。超聲電機(jī)是一種新型微特電機(jī)，其工作原理是通過(guò)壓電材料的逆壓電效應(yīng)，使定子在超聲頻段微幅振動(dòng)，依靠摩擦將振動(dòng)轉(zhuǎn)換成動(dòng)子的旋轉(zhuǎn)(直線(xiàn))運(yùn)動(dòng)。超聲電機(jī)具有體積小，重量輕、結(jié)構(gòu)緊
關(guān)鍵字： FPGA SOPC

Altera為下一代非易失FPGA提供早期使用軟件

　　Altera公司(Nasdaq: ALTR)今天宣布，為Altera最新的10代FPGA和SoC系列產(chǎn)品之一——MAX? 10 FPGA，提供Quartus? II beta軟件和早期使用文檔?；赥SMC的55 nm嵌入式閃存工藝技術(shù)，MAX 10 FPGA在小外形封裝、低成本和瞬時(shí)接通可編程邏輯器件中采用了先進(jìn)的工藝，是革命性的非易失FPGA。提供軟件支持和產(chǎn)品文檔，客戶(hù)可以馬上開(kāi)始他們的MAX 10 FPGA設(shè)計(jì)?！　ltera最近完成了首批MAX 10 FPGA投片，與TSMC合作將于201
關(guān)鍵字： Altera FPGA SoC

采用高性能SRAM提高DSP密集型應(yīng)用的性能

　　軍事與國(guó)防應(yīng)用極大地受益于數(shù)字信號(hào)處理器(DSP)，其廣泛應(yīng)用于雷達(dá)、軟件無(wú)線(xiàn)電(SDR)、靈巧彈藥與目標(biāo)探測(cè)系統(tǒng)、電子戰(zhàn)應(yīng)用、飛機(jī)成像以及眾多其它應(yīng)用。DSP借助其完美架構(gòu)提供的精確處理能力可以顯著提高性能。關(guān)鍵DSP功能包括實(shí)時(shí)信號(hào)處理、超高吞吐量與可重編程功能。本文介紹了如何采用高性能四倍數(shù)據(jù)速率(QDR)SRAM而使整體DSP系統(tǒng)性能至少提高兩倍(與使用SDRAM的傳統(tǒng)方法相比)的方法。　　數(shù)字信號(hào)處理　　數(shù)字信號(hào)處理包含把信號(hào)轉(zhuǎn)換成數(shù)字形式后對(duì)其進(jìn)行處理的方法，如：雷達(dá)處理。雷達(dá)系統(tǒng)基本上是
關(guān)鍵字： DSP SDR FPGA

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

隨著嵌入式技術(shù)的飛速發(fā)展，對(duì)嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長(zhǎng)的態(tài)勢(shì)，因此，嵌入式技術(shù)也相應(yīng)地取得了重要的進(jìn)展，系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?，F(xiàn)場(chǎng)可編程門(mén)陣列FPGA經(jīng)過(guò)近20年的發(fā)展，到目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。 FPGA具有單片機(jī)和DSP無(wú)法比擬的優(yōu)勢(shì)，相對(duì)于單片機(jī)和DSP工作需要依靠其上運(yùn)行的軟件進(jìn)行，F(xiàn)PGA全部的控制邏輯是由延時(shí)更小的硬件來(lái)完成的。通用串行總線(xiàn)(USB)是現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì)，是解決計(jì)算機(jī)與外設(shè)連接瓶頸的有效手段，USB2.O版本在原先的版本
關(guān)鍵字： FPGA FPGA

京微雅格推出國(guó)內(nèi)首款低功耗FPGA芯片CME-HR（黃河）系列

　　日前，京微雅格(北京)科技有限公司宣布適時(shí)推出了黃河系列CAP(可編程應(yīng)用平臺(tái))HR系列，以迎合低功耗，小封裝及靈活的應(yīng)用場(chǎng)景需求。　　據(jù)京微雅格產(chǎn)品市場(chǎng)總監(jiān)竇祥峰介紹，其產(chǎn)品特點(diǎn)如下： CME-HR系列低功耗FPGA采用40納米臺(tái)聯(lián)電低功耗工藝，靜態(tài)最低功耗可達(dá)35.2uW，最小封裝WLCSP16僅1.5mm*1.5mm?！　≡撓盗挟a(chǎn)品主要面向手持類(lèi)或其它移動(dòng)便攜式終端與設(shè)備的相關(guān)應(yīng)用領(lǐng)域，該領(lǐng)域要求具備遠(yuǎn)程升級(jí)、動(dòng)態(tài)配置和功耗管理等功能，滿(mǎn)足LTE及未來(lái)的5G智能手機(jī)、便攜式智能終端(Tablet
關(guān)鍵字：京微雅格 CAP FPGA

TI超低功耗DSP成高耗電音頻和視頻分析匹配產(chǎn)品

　　日前，德州儀器 (TI) 推出名為 TMS320C5517 (C5517) 的新一代超低功耗 DSP(屬于 TI 的可擴(kuò)展性 TMS320C5000? 器件組合)。這款全新的 DSP 功耗很低，卻可提供頻率高達(dá) 200MHz 的性能，從而實(shí)現(xiàn)更快的數(shù)據(jù)處理，適用于要求極高的應(yīng)用，如音頻和視頻、生物辨識(shí)和其它特定分析應(yīng)用。這些應(yīng)用開(kāi)啟了一個(gè)充滿(mǎn)無(wú)限可能的世界，可為新一代智能產(chǎn)品添加人臉檢測(cè)、目標(biāo)跟蹤和語(yǔ)音識(shí)別等功能。此外，隨著性能的提高，C5517 DSP 還可提供低待機(jī)功率和低有功功率的魅
關(guān)鍵字： TI C5517 DSP

一種基于DSP與FPGA的高速通信接口設(shè)計(jì)方案

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越，故基于這類(lèi)。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。同時(shí)在這類(lèi)實(shí)時(shí)處理系統(tǒng)中，F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式：總線(xiàn)方式和鏈路口方式。鏈
關(guān)鍵字： DSP FPGA

一款基于DSP和CPLD的低壓斷路器智能控制器設(shè)計(jì)

0 引言智能電網(wǎng)的發(fā)展，對(duì)低壓電器的智能化提出了較高的要求，目前國(guó)內(nèi)使用較多的小型斷路器的智能化穩(wěn)定性不夠，在于其體積較小，將信號(hào)采集電路、動(dòng)作執(zhí)行和智能脫扣器都安裝在本體內(nèi)，開(kāi)關(guān)內(nèi)的強(qiáng)電場(chǎng)產(chǎn)生的電磁干擾和高溫，使得斷路器可靠性降低。本文介紹的智能控制器脫離于斷路器本體，并且能夠連接多個(gè)斷路器，實(shí)現(xiàn)對(duì)多個(gè)斷路器的監(jiān)控。 1 控制器的總體結(jié)構(gòu) 群組智能控制器的核心采用DSP 芯片，輔以CPLD EPM3128芯片來(lái)實(shí)現(xiàn)鍵盤(pán)和液晶的時(shí)序邏輯，減少擴(kuò)展芯片帶來(lái)的體積問(wèn)題，外圍電路主要包括信號(hào)調(diào)理電路和脫
關(guān)鍵字： DSP CPLD

CEVA發(fā)布用于CEVA-TeakLite-4 DSP的藍(lán)牙方案

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠(chǎng)商CEVA公司宣布CEVA-TeakLite-4 DSP內(nèi)核繼音頻、語(yǔ)音和感測(cè)技術(shù)后，現(xiàn)在還可處理藍(lán)牙工作負(fù)載，從而顯著降低智能手機(jī)、物聯(lián)網(wǎng)(Internet of Things, IoT)、可穿戴產(chǎn)品和無(wú)線(xiàn)音頻裝置的芯片設(shè)計(jì)的成本、復(fù)雜性和功耗。通過(guò)利用最近發(fā)布的多功能CEVA-TeakLite-4 v2架構(gòu)的新增指令和接口，這款DSP現(xiàn)在可運(yùn)行 CEVA-藍(lán)牙連接性(經(jīng)典或低功耗)，以及廣泛的音頻和語(yǔ)音軟件包;語(yǔ)音觸
關(guān)鍵字： SIP DSP CEVA