fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

7 50T 入門(mén)級(jí)FPGA評(píng)估套件上手評(píng)測(cè)

7 50T 入門(mén)級(jí)FPGA評(píng)估套件上手評(píng)測(cè)-FPGA即現(xiàn)場(chǎng)可編程門(mén)陣列，屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展，F(xiàn)PGA的門(mén)檻（學(xué)習(xí)成本和價(jià)格成本）也越來(lái)越低，目前已經(jīng)成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。
關(guān)鍵字： FPGA 可編程邏輯 Xilinx

FPGA的快速入門(mén)經(jīng)驗(yàn)談（part1）

FPGA的快速入門(mén)經(jīng)驗(yàn)談（part1）-有很多年輕人，被割裂了歷史，被荒廢了未來(lái)，迷茫，迷茫到幾乎絕望，不過(guò)，他們還年輕，青春尚存，還有創(chuàng)造力，還有奮斗的資本，其中不乏不甘心被拋棄，被覆蓋之人。
關(guān)鍵字： FPGA 單片機(jī)

FPGA開(kāi)發(fā)技巧之同步復(fù)位與異步復(fù)位的理解

FPGA開(kāi)發(fā)技巧之同步復(fù)位與異步復(fù)位的理解-前兩天和師兄討論了一下design rule其中提到了同步異步復(fù)位的比較這個(gè)常見(jiàn)問(wèn)題，據(jù)說(shuō)也是IC公司經(jīng)常問(wèn)到的一面試題。
關(guān)鍵字： FPGA 同步復(fù)位異步復(fù)位

詳細(xì)圖解在NetFPGA上創(chuàng)建一個(gè)OpenFlow Switch的網(wǎng)絡(luò)

詳細(xì)圖解在NetFPGA上創(chuàng)建一個(gè)OpenFlow Switch的網(wǎng)絡(luò)-Author: KiKiCompany：Digilent ChinaEmail : Date: 2012.02.14 目的如圖所示，我們會(huì)創(chuàng)建一個(gè)基于OpenFlow Switch的網(wǎng)絡(luò)。
關(guān)鍵字： FPGA NetFPGA

用FPGA實(shí)現(xiàn)MAC核所要完成的功能

用FPGA實(shí)現(xiàn)MAC核所要完成的功能-MAC發(fā)送模塊可將上層協(xié)議提供的數(shù)據(jù)封裝之后通過(guò)MII接口發(fā)送給PHY。
關(guān)鍵字： FPGA MAC MII

FPGA verilog實(shí)現(xiàn)的1602時(shí)鐘計(jì)數(shù)器

FPGA verilog實(shí)現(xiàn)的1602時(shí)鐘計(jì)數(shù)器-網(wǎng)上很少用人公開(kāi)這一類(lèi)代碼，一搜FPGA 1602，都是寫(xiě)一個(gè)靜態(tài)的顯示，在實(shí)際應(yīng)用中，是沒(méi)有用的，因此這個(gè)簡(jiǎn)單的例子，給大家拋磚引玉了！
關(guān)鍵字： FPGA 1602時(shí)鐘計(jì)數(shù)器

如何使用PlanAhead/Adept加速管腳排布

如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過(guò)程中，當(dāng)FPGA管腳較多的時(shí)候，手工排布管腳不僅效率低，而且很容易出錯(cuò)。借助PlanAhead和Adept等工具，可以很方便快速的實(shí)現(xiàn)管腳排布。
關(guān)鍵字： PlanAhead Adept FPGA

組合邏輯設(shè)計(jì)中的毛刺現(xiàn)象

組合邏輯設(shè)計(jì)中的毛刺現(xiàn)象-和所有的數(shù)字電路一樣，毛刺也是FPGA電路中的棘手問(wèn)題，它的出現(xiàn)會(huì)影響電路工作的穩(wěn)定性，可靠性，嚴(yán)重時(shí)會(huì)導(dǎo)致整個(gè)數(shù)字系統(tǒng)的誤動(dòng)作和邏輯紊亂。
關(guān)鍵字：毛刺 FPGA 電路

FPGA管腳分配時(shí)需注意的一些事項(xiàng)

FPGA管腳分配時(shí)需注意的一些事項(xiàng)-設(shè)計(jì)過(guò)FPGA的原理圖，看FPGA的手冊(cè)，說(shuō)管腳的分配問(wèn)題，如時(shí)鐘管腳要用GC類(lèi)管腳，而且單端時(shí)鐘輸入時(shí)要用P類(lèi)型的管腳，不能用N類(lèi)型管腳等等。
關(guān)鍵字： FPGA

學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題

學(xué)習(xí)FPGA需要注意的幾個(gè)重要問(wèn)題-如何學(xué)好FPGA呢，很多人很困惑，多數(shù)停留在基礎(chǔ)位置徘徊，我就這方面問(wèn)題給大家談幾點(diǎn)自己的看法。
關(guān)鍵字： FPGA 數(shù)字電路 HDL語(yǔ)言

使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真

使用Signal Tap II采集到的數(shù)據(jù)進(jìn)行Matlab仿真-在使用FPGA進(jìn)行無(wú)線通信或者進(jìn)行信號(hào)處理時(shí)，一般按照這樣的步驟進(jìn)行
關(guān)鍵字： FPGA Matlab仿真 SignalTapII

FPGA專(zhuān)家教您如何在FPGA設(shè)計(jì)中使用HLS

FPGA專(zhuān)家教您如何在FPGA設(shè)計(jì)中使用HLS-Luke Miller并非一開(kāi)始就是HLS（高層次綜合）的倡導(dǎo)者。在使用早期的工具版本的時(shí)候，他似乎有過(guò)一些糟糕的經(jīng)歷。
關(guān)鍵字： FPGA HLS

深度學(xué)習(xí)算法有望在FPGA和超級(jí)計(jì)算機(jī)上運(yùn)行

深度學(xué)習(xí)算法有望在FPGA和超級(jí)計(jì)算機(jī)上運(yùn)行-由NSF資助的一個(gè)研究項(xiàng)目，目前正在研究如何使用RDMA高性能連接器將深度學(xué)習(xí)算法在FPGA和跨系統(tǒng)之間運(yùn)行；另一個(gè)由Andrew Ng和兩個(gè)超算專(zhuān)家牽頭的項(xiàng)目，則希望把模型放在超級(jí)計(jì)算機(jī)上，給它們一個(gè)Python接口。
關(guān)鍵字： FPGA 深度學(xué)習(xí) 人工智能

不可錯(cuò)過(guò)的400Gbps以太網(wǎng)演示

不可錯(cuò)過(guò)的400Gbps以太網(wǎng)演示-在那里，毫無(wú)疑問(wèn)你會(huì)駐足在賽靈思展位前（# 23）觀看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評(píng)估板VCU109的Spirent 400G以太網(wǎng)測(cè)試系統(tǒng)，該系統(tǒng)連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
關(guān)鍵字：賽靈思 FPGA 光模塊

一個(gè)FPGA中現(xiàn)在可集成多少32位RISC處理器？

一個(gè)FPGA中現(xiàn)在可集成多少32位RISC處理器？-Jan Gray是在FPGA中集成32位RISC處理器的專(zhuān)家，他寫(xiě)了一篇博客叫作FPGA CPU 新聞，副標(biāo)題為 “使用FPGA開(kāi)發(fā)并行計(jì)算機(jī)體系架構(gòu)”。
關(guān)鍵字： FPGA RISC處理器

共6387條 52/426 |‹ « 50 51 52 53 54 55 56 57 58 59 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]