EEPW首頁(yè) >>
主題列表 >>
flash fpga
flash fpga 文章 進(jìn)入flash fpga技術(shù)社區(qū)
基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計(jì)
- 摘要：提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計(jì)方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語(yǔ)言設(shè)計(jì)IRIG-B直流時(shí)間碼的軟件。為了設(shè)置和
- 關(guān)鍵字： IRIG-B FPGA DC 產(chǎn)生電路
U-Boot從NAND Flash啟動(dòng)的實(shí)現(xiàn)
- 摘要：U-Boot不能從NAND Flash啟動(dòng)給應(yīng)用帶來(lái)些不便，因此修改U-Boot使其支持從NAND Flash啟動(dòng)。分析了U-Boot啟動(dòng)流程的兩個(gè)階段及實(shí)現(xiàn)從NAND Flash啟動(dòng)的原理和思路，并根據(jù)NAND Flash的物理結(jié)構(gòu)和存儲(chǔ)特點(diǎn)，增加U-
- 關(guān)鍵字： 實(shí)現(xiàn) 啟動(dòng) Flash NAND U-Boot
高速移動(dòng)下OFDM均衡器的FPGA實(shí)現(xiàn)
- 在高速移動(dòng)下，OFDM系統(tǒng)載波間正交性被破壞，出現(xiàn)載波間干擾(ICI)，嚴(yán)重影響系統(tǒng)性能，必須采用適當(dāng)?shù)木饧夹g(shù)以補(bǔ)償ICI。為了保證通信的有效性和實(shí)時(shí)性要求，使用FPGA實(shí)現(xiàn)了一種低復(fù)雜度的最小均方誤差(MMSE)OFDM均衡器算法。在ISE軟件平臺(tái)上使用Verilog語(yǔ)言編寫(xiě)程序，并在Xilinx公司Virtex-2實(shí)驗(yàn)板(XC2V930芯片)上對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。
- 關(guān)鍵字： OFDM FPGA 移動(dòng) 均衡器
基于FPGA的可調(diào)信號(hào)發(fā)生器
- 摘要：基于FPGA的應(yīng)用技術(shù)，采用Altera公司DE2-70開(kāi)發(fā)板的CycloneⅡ系列EP2C70作為核心器件，設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。通過(guò)QuartusⅡ軟件及Vetilog HDL編程語(yǔ)言設(shè)計(jì)LPM_ROM模塊定制數(shù)據(jù)ROM，并通過(guò)地
- 關(guān)鍵字： FPGA 信號(hào)發(fā)生器
基于FPGA芯片控制全彩LED大屏幕圖像顯示系統(tǒng)系統(tǒng)設(shè)計(jì)
- 隨著數(shù)字技術(shù)的飛速發(fā)展，各種數(shù)字顯示屏也隨即涌現(xiàn)出來(lái)有l(wèi)ed、LCD、DLP等，各種數(shù)字大屏幕的控制系統(tǒng)多種多樣，有用ARM+FPGA脫機(jī)控制系統(tǒng)，也有用PC+DVI接口解碼芯片+FPGA芯片聯(lián)機(jī)控制系統(tǒng)，在這里我們講述一種不僅
- 關(guān)鍵字： 圖像 顯示系統(tǒng) 系統(tǒng) 設(shè)計(jì) 大屏幕 LED FPGA 芯片 控制
基于PM3388和FPGA的網(wǎng)絡(luò)接口的研究設(shè)計(jì)
- 本文根據(jù)十接口千兆以太網(wǎng)線(xiàn)路接口卡設(shè)計(jì)的功能需求和性能需求，按照數(shù)據(jù)處理流程劃分功能模塊，以PM3388作...
- 關(guān)鍵字： FPGA PM3388 網(wǎng)絡(luò)接口 IPv6
基于NiosⅡ的SD卡驅(qū)動(dòng)程序開(kāi)發(fā)
- 基于NiosⅡ的SD卡驅(qū)動(dòng)程序開(kāi)發(fā),摘要：提出一種在FPGA NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)的方法。采用Altera公司的FPGA可編程邏輯器件，構(gòu)建了NiosⅡ軟核處理器平臺(tái)，并在此之上實(shí)現(xiàn)了SD卡的驅(qū)動(dòng)設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明：設(shè)計(jì)提高了FPGA系統(tǒng)的設(shè)計(jì)靈活度，
- 關(guān)鍵字： 程序開(kāi)發(fā) 驅(qū)動(dòng) SD Nios 基于 FPGA ARM
軟件無(wú)線(xiàn)電設(shè)計(jì)中ASIC、FPGA和DSP的選擇策略
- 本文從可編程性、集成度、開(kāi)發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。
- 關(guān)鍵字： DSP 選擇 策略 FPGA ASIC 無(wú)線(xiàn)電 設(shè)計(jì) 軟件 收發(fā)器
賽靈思發(fā)布ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)
- 全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出其第四代部分可重配置設(shè)計(jì)流程，以及智能時(shí)鐘門(mén)控技術(shù)的多項(xiàng)全新強(qiáng)化方案，可針對(duì)Virtex™®-6 FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載ISE12.2設(shè)計(jì)套件，利用其簡(jiǎn)便易用、直觀(guān)的部分可重配置設(shè)計(jì)流程，進(jìn)一步降低功耗和整體系統(tǒng)成本。同時(shí)，最新推出的ISE版本還可提供一項(xiàng)低成本仿真方案， 支持嵌入式設(shè)計(jì)流程。 賽靈思 ISE
- 關(guān)鍵字： Xilinx FPGA ISE12.2
賽靈思發(fā)布提高了抗輻射性和性能的航天用FPGA
- 美國(guó)賽靈思(Xilinx)發(fā)布了抗輻射性和性能均高于其原產(chǎn)品的航天領(lǐng)域用FPGA“Virtex-5QV FPGA”。將耐輻射總劑量(TID)提高到了該公司原產(chǎn)品的2倍以上之外，其規(guī)模也達(dá)到了13萬(wàn)個(gè)邏輯單元，作為航天領(lǐng)域用FPGA中屬業(yè)界最高水準(zhǔn)。此外，還集成了最高速度為3.125Gbit/秒的高速收發(fā)器，并強(qiáng)化了DSP功能。主要面向人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理以及導(dǎo)航儀等用途。目前正在樣品供貨，將從2011年1～3月開(kāi)始65nm工藝的量產(chǎn)。賽靈思表示：&ldquo
- 關(guān)鍵字： Xilinx Virtex FPGA
flash fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng)建詞條
flash fpga電路
flash fpga相關(guān)帖子
flash fpga資料下載
flash fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473