flash fpga 文章 進入flash fpga技術社區(qū)
如何用賽靈思FPGA實現(xiàn)4G無線球形檢測器
- MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然(ML)檢測器。ML檢測因為比特誤碼率 (BER)性能出眾，非常受歡迎。不過，直接實施的復雜性會隨著天線和調(diào)制方案的增加呈指數(shù)級增強，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)制方案。 WiMAX對寬帶互聯(lián)網(wǎng)接入如同手機對語音通信一樣意義非凡。它可以取代DSL和有線服務，隨時隨地提供互聯(lián)網(wǎng)接入。只需要打開計算機，連接到最近的WiMAX天線，就可以暢游全世界的網(wǎng)絡了。 寬帶互聯(lián)網(wǎng)接入遇到的最大挑戰(zhàn)之一就是移動性，而這正是最新的WiMAX標準
- 關鍵字： FPGA 4G
FPGA+CPU：并行處理大行其道
- 深亞微米時代，傳統(tǒng)材料、結構乃至工藝都在趨于極限狀態(tài)，摩爾定律也已有些捉襟見肘。而步入深亞納米時代，晶體管的尺寸就將接近單個原子，無法再往下縮減。傳統(tǒng)ASIC和ASSP設計不可避免地遭遇了諸如設計流程復雜、生產(chǎn)良率降低、設計周期過長，研發(fā)制造費用劇增等難題，從某種程度上大大放緩了摩爾定律的延續(xù)。 顯而易見的是，在巨額的流片成本面前，很多中小規(guī)模公司不得不改變策略，更多的轉(zhuǎn)向FPGA的開發(fā)和設計。反觀FPGA市場，即便是5年前，其相對于ASIC的市場增速還是相當遲緩的，但在近些年，尤其是邁進90n
- 關鍵字： FPGA CPU
設計成本低、可重復使用的配電架構
- 最近，航天子系統(tǒng)采用的先進半導體最底限是需有多個低電壓、具高電流軌條件，例如核心電壓小于1伏特(V)/30安培(A)的現(xiàn)場可編程門陣列(FPGA)。此外，各個負載也須具有獨特的排序、暫瞬、線路與負載調(diào)節(jié)的要求，這樣會讓配電網(wǎng)絡的設計變得更復雜。 目前航天總線提供28和100伏特不穩(wěn)定的電源軌，可用于為最新的航天級半導體生成隔離的、有效率的穩(wěn)壓電源。為滿足未來航天子系統(tǒng)的需求，開發(fā)一個低成本、可擴展的配電架構，且可重復的設計是尋求從28或100伏特兩種輸入中，可有效地生成多個較小的電軌，并同時限制
- 關鍵字： FPGA PCB
基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設計
- FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗，被廣泛應用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領域?，F(xiàn)如今，各大FPGA生產(chǎn)廠商為方便用戶的設計和使用，提供了較多的、可利用的IP核資源，極大地減少了產(chǎn)品的開發(fā)周期和開發(fā)難度，從而使用戶得以更專注地構思各種各樣創(chuàng)意且實用的功能，而不是把大量時間浪費在產(chǎn)品的調(diào)試和驗證中。 千兆以太網(wǎng)技術在工程上的應用是當前的研究熱點之一。相比于其他RS-232或RS-485等串口通信，千兆以太網(wǎng)更加普及和通用，可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡
- 關鍵字： FPGA DDR2
小梅哥和你一起深入學習FPGA之mif文件的制作
- 本文檔主要講解實現(xiàn)一個1024點的16位正弦波數(shù)據(jù)的生成，并將該數(shù)據(jù)制作成quartus II使用的mif文件，使用此文件，我們便可以使用FPGA，基于直接數(shù)字合成(DDS)原理生成標準的正弦波，即實現(xiàn)信號發(fā)生器的功能。小梅哥的DDS實驗已經(jīng)做完，目前還沒有進行文檔的編寫。朋友今天邀請我為他制作一個1024點的16位的正弦波mif文件，實現(xiàn)之后，發(fā)現(xiàn)過程中涉及到MATLAB軟件、Excel軟件、Quartus II軟件的使用，每個過程簡單，但是步驟較多，因此在這里以文檔的方式記錄下來，分享給需要的朋友
- 關鍵字： FPGA mif
FPGA實現(xiàn)的數(shù)字密碼鎖
- 本文介紹了一種以FPGA為基礎的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設計方法，將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)，并且進一步細劃為若干模塊，然后用硬件描述語言VHDL來設計這些模塊，同時進行硬件測試。測試結果表明該數(shù)字密碼鎖能夠校驗10位十進制數(shù)字密碼，且可以預置密碼，設有斷電保護裝置，解碼有效指示等相應功能。 1功能概述 (1)密碼鎖的工作時鐘由外部晶振提供，時鐘頻率為50MHz，運算速度高，工作性能穩(wěn)定。 (2)密碼的設置和輸入由外接鍵盤完成，控制電路的安全系數(shù)高，操作方便;
- 關鍵字： FPGA 數(shù)字密碼鎖
Altera宣布Stratix 10的創(chuàng)新：FPGA和SoC性能翻番、功耗降低70%
- 即將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片的Altera公司，近日發(fā)布其Stratix 10 FPGA和SoC體系結構和產(chǎn)品細節(jié)，在性能、集成度、密度和安全特性方面實現(xiàn)了突破?！ tratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構，由Intel 14nm三柵極工藝技術制造，內(nèi)核性能是前一代FPGA的2倍。性能好、密度高、具有先進的嵌入式處理功能的FPGA與GPU類浮點計算性能和異構3D SiP集成特性相結合，支持Altera客戶
- 關鍵字： Stratix 10 FPGA SoC工程樣片 Altera 201507
Altera全球業(yè)務開發(fā)總監(jiān)：數(shù)字電源躍居FPGA SoC設計新寵
- 20/14奈米現(xiàn)場可編程閘陣列(FPGA)將加速改搭數(shù)位電源。FPGA邁向20/14奈米先進制程，導致電路復雜度和電源供應需求激增，相關晶片商已開始導入高整合、可編程，且支援大電流的數(shù)位電源解決方案，從而提升FPGA核心電源軌的供電效能，同時改善系統(tǒng)整體功耗、占位空間和散熱機制，以滿足系統(tǒng)業(yè)者日益嚴格的節(jié)能設計要求。 Altera全球業(yè)務開發(fā)總監(jiān)Patrick Wadden強調(diào)，資料中心業(yè)者將更加注重伺服器核心處理器功耗。 Altera全球業(yè)務開發(fā)總監(jiān)Patrick Wadden表示，基地
- 關鍵字： Altera FPGA
flash fpga介紹
您好，目前還沒有人創(chuàng)建詞條flash fpga!
歡迎您創(chuàng)建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。 創(chuàng)建詞條
flash fpga電路
flash fpga相關帖子
flash fpga資料下載
flash fpga專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473