dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

DSP和PBL3717A構(gòu)成的步進(jìn)電機(jī)的控制系統(tǒng)

　　摘要：介紹由美國TI公司的數(shù)字信號處理器TMS320LF2407A和SGS公司的步進(jìn)電機(jī)驅(qū)動芯片PBL3717A構(gòu)成的兩相混合式步進(jìn)電機(jī)的控制系統(tǒng)。　　關(guān)鍵詞：PBL3717A DSP 步進(jìn)電機(jī) 控制系統(tǒng) 　　引言　　步進(jìn)電機(jī)是數(shù)字控制系統(tǒng)中的一種重要執(zhí)行元件，廣泛應(yīng)用于各種控制系統(tǒng)中。它是一種將電脈沖信號轉(zhuǎn)換為位移或轉(zhuǎn)速的控制電機(jī)，輸入一個脈沖信號，電機(jī)就轉(zhuǎn)動一個角度或前進(jìn)一步。其機(jī)械角位移和轉(zhuǎn)速分別與輸入電機(jī)繞組的脈沖個數(shù)和脈沖頻率成比例，可以通過改變脈沖頻率在大范圍內(nèi)調(diào)速，易于與計算
關(guān)鍵字：步進(jìn)電機(jī) DSP PBL3717A 嵌入式工業(yè)控制

Altera首次實現(xiàn)了對關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持

　　Altera公司日前宣布為工業(yè)自動化應(yīng)用中的以太網(wǎng)通信協(xié)議提供FPGA支持，這些應(yīng)用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識產(chǎn)權(quán)(IP)內(nèi)核現(xiàn)在可以在Altera低成本Cyclone®系列FPGA中實現(xiàn)。　　設(shè)計人員利用工業(yè)以太網(wǎng)IP內(nèi)核可以在一塊電路板上實現(xiàn)任何標(biāo)準(zhǔn)，這不但減小了外形尺寸，而且節(jié)省了時間。系統(tǒng)OEM能夠以高性價比方式在其自動化產(chǎn)品中增加工業(yè)
關(guān)鍵字：工業(yè)以太網(wǎng) FPGA IP 嵌入式工業(yè)控制

基于DSP技術(shù)的多路語音實時采集與壓縮處理系統(tǒng)

介紹一個多路語音實時采集與壓縮處理系統(tǒng)。該系統(tǒng)基于PC－ISA總線結(jié)構(gòu)，最大的特點是通過單片DSP高性能價格比實時地實現(xiàn)了多達(dá)10路的語音采集和10路語音實時壓縮及一路語音解壓處理。該系統(tǒng)已成功應(yīng)用于某語音記錄設(shè)備中。
關(guān)鍵字：壓縮處理理系采集實時 DSP 技術(shù) 語音基于

一種基于DSP和采樣ADC的數(shù)字鎖定放大器

探討了用DSP（數(shù)字信號處理器）和采樣ADC（模數(shù)轉(zhuǎn)換器）實現(xiàn)數(shù)字鎖定放大器的一種方法。
關(guān)鍵字：鎖定放大器數(shù)字 ADC DSP 采樣基于

基于FPGA的智能控制器設(shè)計及測試方法研究

摘要：通過模糊自整定PID控制器的設(shè)計，本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實現(xiàn)的智能控制器設(shè)計及測試新方法。首先，通過MATLAB仿真，得出智能控制器的結(jié)構(gòu)和參數(shù)。然后，基于VHDL進(jìn)行智能控制器的數(shù)字化實現(xiàn)及其開環(huán)測試。在此基礎(chǔ)上，通過分析一般智能控制器的測試特點，采用DSP Builder構(gòu)建閉環(huán)測試系統(tǒng)，Modelsim運(yùn)行DSP Builder生成文件來驗證QuartusII中所做VHDL設(shè)計的測試方法。實驗表明，該測試方法能有效模擬控制器的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 智能控制器嵌入式

DSP在無線傳感系統(tǒng)中的應(yīng)用

　　1. 引言　　在現(xiàn)代信息社會中，目標(biāo)辨識已經(jīng)得到了廣泛的應(yīng)用。例如超市中貨物的識別、圖書館中書刊的識別、銀行磁卡等都是目標(biāo)識別系統(tǒng)應(yīng)用的實例。尤其是近年來，自動識別方法在許多服務(wù)領(lǐng)域、在貨物銷售與后勤分配方面、在商業(yè)部門、在生產(chǎn)企業(yè)和材料流通領(lǐng)域、在智能交通管理等方面得到了快速的普及和推廣。　　在幾年前，條形碼——紙帶在識別系統(tǒng)領(lǐng)域引起了一場革命并得到了廣泛的認(rèn)同與應(yīng)用。但是隨著現(xiàn)代社會的發(fā)展，這種技術(shù)在越來越多的情況下不能滿足人們的需求了。條形碼雖然便宜，但它的不足之處在于存儲能力小以及不能
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP 無線傳感嵌入式無線網(wǎng)絡(luò)

Stratix II FPGA系統(tǒng)電源設(shè)計

基于MAX1951的諸多特點，本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設(shè)計方案。
關(guān)鍵字：電源設(shè)計系統(tǒng) FPGA II Stratix

基于VxWorks的多DSP系統(tǒng)的多任務(wù)程序設(shè)計

　　近年來，計算機(jī)產(chǎn)品的應(yīng)用領(lǐng)域越來越廣，數(shù)字信號處理器的發(fā)展表現(xiàn)得尤為明顯。DSP芯片制造商和DSP板開發(fā)商利用自身的優(yōu)勢不斷開發(fā)出多DSP結(jié)構(gòu)的產(chǎn)品來滿足這種需求。通常的DSP設(shè)備是與嵌入式系統(tǒng)相結(jié)合，來實時地完成某一特定任務(wù)。隨著信號采集速度和處理速度的要求越來越高，許多領(lǐng)域都需要進(jìn)行多處理器運(yùn)算，其中包括醫(yī)學(xué)、圖像處理、軍事、工業(yè)控制、電信等許多領(lǐng)域。多處理器系統(tǒng)可以根據(jù)所需實現(xiàn)的功能和處理器的性能來調(diào)節(jié)處理結(jié)點的數(shù)目，使系統(tǒng)達(dá)到最佳的性能價格比。　　實際上，只有從芯片開始仔細(xì)設(shè)計，才能方便
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) VxWorks DSP 嵌入式

Altera宣布其Cyclone III FPGA提供對EtherCAT IP支持

　　Altera公司日前宣布為EtherCAT技術(shù)協(xié)會的EtherCAT協(xié)議提供知識產(chǎn)權(quán)(IP)支持。此前IP是針對Cyclone® II器件，現(xiàn)在將針對Altera新的低成本、低功耗Cyclone III FPGA。　　EtherCAT技術(shù)協(xié)會執(zhí)行總監(jiān)Martin Rostan說：“在競爭非常激烈的工廠自動化設(shè)備市場上，企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢的新功能和特性。Cyclone III FPGA實現(xiàn)對EtherCAT的支持，使設(shè)計人員能夠以高性價比方式，輕松加入實時以太網(wǎng)功能?！? 　　
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera FPGA Cyclone EtherCAT IP 嵌入式

利用FPGA實現(xiàn)UART的設(shè)計

引言　　隨著計算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來越廣泛，計算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減少，但隨之帶來串／并轉(zhuǎn)換和位計數(shù)等問題，這使串行通信技術(shù)比并行通信技術(shù)更為復(fù)雜。串／并轉(zhuǎn)換可用軟件實現(xiàn)，也可用硬件實現(xiàn)。用軟件實現(xiàn)串行傳送大多采用循環(huán)移位指令將一個字節(jié)由高位到低位(或低位到高位)一位一位依次傳送，這種方法雖然簡單但速度慢，而且大量占用CPU的時間，影響系統(tǒng)的性能。更為方便的實現(xiàn)方法是用硬件，目前微處理器串行接口常用的LSI 芯片是UART(通用異
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UART 嵌入式

降低FPGA功耗的設(shè)計

　　使用這些設(shè)計技巧和ISE功能分析工具來控制功耗　　新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細(xì)小的基于使用頻率的狀態(tài)機(jī)值的選擇等。　　為了更好地理解本文將要討論的設(shè)計技巧為什么能夠節(jié)省功耗，我們先對功耗做一個簡單介紹。　　功耗包含兩個因素：動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內(nèi)的容性負(fù)載充放電所需的功耗。它很大程度上取決于頻率、電壓和負(fù)載
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 功耗嵌入式

利用Virtex-5 SXT的高性能DSP解決方案

Xilinx Virtex-5 SXT FPGA 平臺提供了獨(dú)特的單芯片解決方案，充分利用大規(guī)模并行計算達(dá)到超高性能，同時將功耗降到最低。
關(guān)鍵字： Virtex SXT DSP 性能

擴(kuò)頻通信系統(tǒng)的FPGA實現(xiàn)

　　擴(kuò)頻通信自上世紀(jì)50年代中期被美國軍方開始研究以來，一直為軍事通信所獨(dú)占，廣泛應(yīng)用于軍事通信、電子對抗以及導(dǎo)航、測量等各個領(lǐng)域。進(jìn)入上世紀(jì)90年代以后，擴(kuò)頻通信又開始向各種民用通信領(lǐng)域發(fā)展，典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴(kuò)頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機(jī)碼調(diào)制，實現(xiàn)頻譜擴(kuò)展后再傳輸，接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)原始信息數(shù)據(jù)。　　本文采用VHDL語言、Altera公司的集成開發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
關(guān)鍵字：通訊無線網(wǎng)絡(luò) FPGA 無線通信

利用 Virtex-5 SXT 的高性能 DSP 解決方案

　　二十多年來，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計環(huán)境。早期的 DSP 設(shè)計人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來，就可以利用大規(guī)模并行計算實現(xiàn)有效的濾波器算法。　　在未加工頻率性能方面的損失，通過并行計算得到了彌補(bǔ)，而且得遠(yuǎn)大于失，可謂“失之東隅，收之桑榆”；由此獲得的 DSP 帶寬完全可與替代方案媲美。隨著時間的推移，乘法器和加法器的實施越來越高效。1998 年，Xilinx 順理成章推出了第一個集成于
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Virtex-5 嵌入式