dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

定點(diǎn)dsp與浮點(diǎn)dsp的比較

定點(diǎn)運(yùn)算DSP在應(yīng)用中已取得了極大的成功，而且仍然是DSP應(yīng)用的主體。然而，隨著對(duì)DSP處理速度與精度、存儲(chǔ)器容量、編程的靈活性和方便性要求的不斷提高、自80年代中后期以來，各DSP生產(chǎn)廠家陸續(xù)推出了各自的32bit浮點(diǎn)運(yùn)算DSP。和定點(diǎn)運(yùn)算DSP相比，浮點(diǎn)運(yùn)算DSP具有許多優(yōu)越性：浮點(diǎn)運(yùn)算DSP比定點(diǎn)運(yùn)算DSP的動(dòng)態(tài)范圍要大很多。定點(diǎn)DSP的字長每增加1bit,動(dòng)態(tài)范
關(guān)鍵字：定點(diǎn) 浮點(diǎn) dsp 嵌入式

基于TMS320F206的多協(xié)議數(shù)據(jù)傳輸

　　全數(shù)字電力線載波機(jī)等數(shù)字通信設(shè)備中通常要求在有限帶寬的數(shù)據(jù)通道中傳輸多路話音和數(shù)據(jù)，此類設(shè)備傳輸?shù)臄?shù)據(jù)格式不定，有同步數(shù)據(jù)格式、異步數(shù)據(jù)格式及不確定的非等時(shí)數(shù)據(jù)格式。另外，數(shù)據(jù)接口的速率也是變化的，必須能適應(yīng)異步數(shù)據(jù)300 b/s～19.2 kb/s，同步數(shù)據(jù)300 b/s～33.6 kb/s的不同數(shù)據(jù)速率的傳輸要求，因此多功能數(shù)據(jù)接口必不可少。當(dāng)數(shù)據(jù)速率較高時(shí)，普通的微處理器一般難以勝任。DSP芯片由于其特殊的流水線結(jié)構(gòu)，能較好地解決諸如多路多協(xié)議高速數(shù)據(jù)復(fù)分接等方面的難題。　　1 設(shè)計(jì)思想
關(guān)鍵字： TMS320F206 DSP 芯片 MCU和嵌入式微處理器

ACTEL推出以最低功耗FPGA為基礎(chǔ)由電池供電的Icicle工具套件

　　ACTEL推出全新Icicle 工具套件，進(jìn)一步彰顯業(yè)界最低功耗現(xiàn)場可編程門陣列 (FPGA) 在便攜式解決方案中的優(yōu)勢。新工具套件充分利用Actel的5微瓦 (µW) IGLOO™ FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的超低功耗特性、靈活的實(shí)現(xiàn)方案選項(xiàng)和節(jié)省電池能量的優(yōu)勢。該套件可讓設(shè)計(jì)人員輕松且快速地對(duì)其基于IGLOO的低功耗便攜式設(shè)計(jì)進(jìn)行編程、評(píng)估和修改。其中，1.4” x 3.6”的 Icicle評(píng)測板由可充電的鋰離子電池供電，在纖小型手機(jī)設(shè)計(jì)中，其功耗低至其它競爭
關(guān)鍵字： ACTEL FPGA Icicle MCU和嵌入式微處理器

基于DSP的PDIUSBD12芯片的應(yīng)用開發(fā)

本文介紹了USB芯片PDIUSBD12和DSP的用法，設(shè)計(jì)了一塊USB-PC104的嵌入式轉(zhuǎn)換板，并詳細(xì)說明了它的軟硬件實(shí)現(xiàn)。
關(guān)鍵字：應(yīng)用開發(fā) 芯片 PDIUSBD12 DSP 基于

基于FT245BM和FPGA的USB接口設(shè)計(jì)

介紹了USB 協(xié)議芯片F(xiàn)T245BM的工作原理，設(shè)計(jì)了FT245BM與FPGA的接口電路，給出了FPGA發(fā)送和接收數(shù)據(jù)幀狀態(tài)機(jī)的Verilog語言的描述，并介紹了PC機(jī)軟件的設(shè)計(jì)方法。
關(guān)鍵字： FPGA 245 USB FT

FPGA新興應(yīng)用趨勢洞悉

以市場觀點(diǎn)來看，許多人只會(huì)重視FPGA的大量型應(yīng)用，例如用FPGA取代ASIC。但就技術(shù)角度來看，F(xiàn)PGA的應(yīng)用拓展就更為多樣且具意義，這包括用FPGA加速高效運(yùn)算、用FPGA加速電路設(shè)計(jì)驗(yàn)證、用FPGA取代大量性的DSP運(yùn)算。由于掩膜成本的
關(guān)鍵字： FPGA 應(yīng)用趨勢其他IC 制程

什么是單片機(jī) 什么是dsp芯片

什么是DSP芯片 DSP芯片，也稱數(shù)字信號(hào)處理器，是一種具有特殊結(jié)構(gòu)的微處理器。DSP芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的DSP 指令，可以用來快速地實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法。根據(jù)數(shù)字信號(hào)處理的要求，DSP芯片一般具有如下的一些主要特點(diǎn)：（1）在一個(gè)指令周期內(nèi)可完成一次乘法和一次加法。（2）程序和數(shù)據(jù)空間分開，可以同時(shí)訪問指令和數(shù)據(jù)。（3）片內(nèi)具有
關(guān)鍵字：單片機(jī) dsp 嵌入式系統(tǒng) 嵌入式

數(shù)字匹配濾波器的優(yōu)化設(shè)計(jì)與FPGA實(shí)現(xiàn)

介紹在直接序列擴(kuò)頻通信中應(yīng)用數(shù)字匹配濾波器實(shí)現(xiàn)m序列同步，分析其具體結(jié)構(gòu)，詳細(xì)討論了其基于FPGA(現(xiàn)場可編程門陣列)的性能優(yōu)化。
關(guān)鍵字： FPGA 數(shù)字濾波器優(yōu)化設(shè)計(jì)

FPGA最新發(fā)展趨勢觀察

面對(duì)掩膜制造成本呈倍數(shù)攀升，過去許多中、小用量的芯片無法用先進(jìn)的工藝來生產(chǎn)，對(duì)此不是持續(xù)使用舊工藝來生產(chǎn)，就是必須改用FPGA芯片來生產(chǎn)…… 就在半導(dǎo)體大廠持續(xù)高呼摩爾定律(Moore’s Law)依然有效、適用時(shí)，其實(shí)背后有著不為人知的事實(shí)！理論上每18至24個(gè)月能在相同的單位面積內(nèi)多擠入一倍的晶體管數(shù)，這意味著電路
關(guān)鍵字： FPGA 發(fā)展趨勢其他IC 制程

基于FPGA的線陣CCD驅(qū)動(dòng)器設(shè)計(jì)

介紹一種基于FPGA設(shè)計(jì)線陣CCD器件TCDl208AP復(fù)雜驅(qū)動(dòng)電路和整個(gè)CCD的電子系統(tǒng)控制邏輯時(shí)序的方法，并給出時(shí)序仿真波形。工程實(shí)踐結(jié)果表明，該驅(qū)動(dòng)電路結(jié)構(gòu)簡單、功耗小、成本低、抗干擾能力強(qiáng)，適應(yīng)工程小型化的要求。
關(guān)鍵字： FPGA CCD 線陣動(dòng)器設(shè)計(jì)

Cirrus Logic推出全球首款采用創(chuàng)新的杜比音量技術(shù)的音頻DSP

　　Cirrus Logic公司推出針對(duì)數(shù)字電視應(yīng)用的全球首款采用杜比實(shí)驗(yàn)室的杜比音量(Dolby® Volume)技術(shù)的音頻DSP處理器。　　在大規(guī)模生產(chǎn)的今天，功能固定的CS48DV2是一款支持杜比音量技術(shù)的雙通道處理器。突破性的杜比音量技術(shù)可幫助用戶免受音量水平不一致的困擾。該技術(shù)可實(shí)現(xiàn)電視內(nèi)容和諧一致的音量水平，如插播尖銳刺耳的廣告或切換頻道時(shí)。突破性技術(shù)有助于聽眾自行設(shè)置其理想的音量水平，并使音量保持在該水平，而不管音源或內(nèi)容如何。Cirrus Logic計(jì)劃為更多的消費(fèi)電子產(chǎn)品集成
關(guān)鍵字： Cirrus Logic 數(shù)字電視 DSP 音視頻技術(shù)

ACTEL推出最低功耗FPGA為基礎(chǔ)的Icicle 工具套件

　　Actel公司推出全新Icicle™ 工具套件，進(jìn)一步彰顯業(yè)界最低功耗現(xiàn)場可編程門陣列 (FPGA) 在便攜式解決方案中的優(yōu)勢。新工具套件充分利用Actel的5微瓦 (µW) IGLOO™ FPGA，展現(xiàn)了IGLOO在便攜式應(yīng)用中的超低功耗特性、靈活的實(shí)現(xiàn)方案選項(xiàng)和節(jié)省電池能量的優(yōu)勢。該套件可讓設(shè)計(jì)人員輕松且快速地對(duì)其基于IGLOO的低功耗便攜式設(shè)計(jì)進(jìn)行編程、評(píng)估和修改。其中，1.4” x 3.6”的 Icicle評(píng)測板由可充電的鋰離子電池供電，在纖小型手機(jī)設(shè)計(jì)中，
關(guān)鍵字： Actel FPGA Icicle 開發(fā)工具

基于AVR和FPGA高精度數(shù)字式移相發(fā)生器的設(shè)計(jì)

　　1 引言　　移相信號(hào)發(fā)生器屬于信號(hào)源的一個(gè)重要組成部分，但傳統(tǒng)的模擬移相有許多不足，如移相輸出波形易受輸入波形的影響，移相角度與負(fù)載的大小和性質(zhì)有關(guān)，移相精度不高，分辨率較低等。而且，傳統(tǒng)的模擬移相不能實(shí)現(xiàn)任意波形的移相，這主要是因?yàn)閭鹘y(tǒng)的模擬移相由移相電路的幅相特性所決定，對(duì)于方波、三角波、鋸齒波等非正弦信號(hào)各次諧波的相移、幅值衰減不一致，從而導(dǎo)致輸出波形發(fā)生畸變。目前利用DDS技術(shù)產(chǎn)生信號(hào)源的方法得到了廣泛的應(yīng)用，但是專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，不可以輸出高質(zhì)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) AVR FPGA 發(fā)生器 MCU和嵌入式微處理器

多時(shí)鐘域數(shù)據(jù)傳遞的FPGA實(shí)現(xiàn)

　　隨著EDA技術(shù)的發(fā)展，由于其在電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的明顯優(yōu)勢，F(xiàn)PGA已經(jīng)在許多方面得到了廣泛應(yīng)用，特別是在無線通信領(lǐng)域，F(xiàn)PGA以其極強(qiáng)的實(shí)時(shí)性，指令軟件編程的極大靈活性贏得了巨大的市場。本文采用FPGA來設(shè)計(jì)一款廣泛應(yīng)用于計(jì)算機(jī)、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設(shè)備之間的數(shù)據(jù)傳輸?shù)膶Ｓ卯惒讲⑿型ㄐ沤涌谛酒?，?shí)現(xiàn)了某一時(shí)鐘域(如66 MHz)的8位并行數(shù)據(jù)到另一低時(shí)鐘域(如40 MHz)16位并行數(shù)據(jù)的異步轉(zhuǎn)換，并且客戶可以根據(jù)自己的要求進(jìn)行數(shù)據(jù)定義。完成數(shù)據(jù)在不同時(shí)鐘域間的正確傳遞的同時(shí)防止亞穩(wěn)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 數(shù)字電路觸發(fā)器 MCU和嵌入式微處理器數(shù)據(jù)采集

利用串行 RapidIO 連接功能增強(qiáng)DSP協(xié)處理能力

　　目前，對(duì)高速通信與超快計(jì)算的需求正與日俱增。有線和無線通信標(biāo)準(zhǔn)的應(yīng)用隨處可見，數(shù)據(jù)處理架構(gòu)每天都在擴(kuò)展。較為普遍的有線通信方式是以太網(wǎng)(LAN、WAN 和 MAN 網(wǎng)絡(luò))。手機(jī)通信是最為常見的無線通信方式，由應(yīng)用了 DSP 的架構(gòu)實(shí)現(xiàn)。電話作為語音連接的主要工具，目前正在不斷滿足日益增強(qiáng)的語音、視頻和數(shù)據(jù)要求。　　系統(tǒng)設(shè)計(jì)人員在創(chuàng)建架構(gòu)時(shí)不僅需考慮三網(wǎng)合一模式這一高端需求，還需滿足以下要求：高性能;低延遲;較低的系統(tǒng)成本(包括 NRE);可擴(kuò)展、可延伸架構(gòu);集成現(xiàn)成 (OTS) 組件;分布式處理;
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 串行 RapidIO DSP MCU和嵌入式微處理器