在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> dsp+fpga

            DSP外部Flash存儲器在線編程的軟硬件設(shè)計

            • 摘要:詳細(xì)介紹DSP與Flash存儲器的兩種硬件接口方式及在線編程,分析了兩種硬件接口方式下在線編程的區(qū)別,給出了相應(yīng)的在線編程核心代碼并在實際電路上測試通過,可作為DSP嵌入式系統(tǒng)設(shè)計的參考。
              關(guān)鍵詞:在線編程
            • 關(guān)鍵字: 編程  軟硬件  設(shè)計  在線  存儲器  外部  Flash  DSP  

            基于FPGA的UART設(shè)計與實現(xiàn)

            • 介紹了應(yīng)用現(xiàn)場可編程門陣列(FPGA)設(shè)計和實現(xiàn)通用異步收發(fā)器UART的方法。采用有限狀態(tài)機模型形式化描述了UART的功能,在此基礎(chǔ)上用硬件描述語言VHDL編程實現(xiàn)了UART,并使用QuartusⅡ軟件中的嵌入式邏輯分析儀SignalTapⅡ?qū)?shù)據(jù)傳輸進(jìn)行了檢測,驗證了設(shè)計的正確性。
            • 關(guān)鍵字: FPGA  UART    

            OMAP3平臺移動多媒體的視頻解碼方案

            • 摘要:對標(biāo)準(zhǔn)的視頻編解碼標(biāo)準(zhǔn)(如H.264和AVS標(biāo)準(zhǔn))的核心技術(shù)進(jìn)行了分析,提出一種基于TI公司的OMAP3530處理器平臺的通用視頻解碼方案。該方案充分利用了OMAP3530的硬件結(jié)構(gòu)特點,特別是2D/3D圖形圖像加速器的特點,
            • 關(guān)鍵字: 解碼  方案  視頻  多媒體  平臺  移動  OMAP3  ARM  DSP  USB  

            基于LabVIEW和DSP技術(shù)的FFT頻譜分析儀

            • 1虛擬儀器概念和特點虛擬儀器是虛擬技術(shù)在儀器儀表領(lǐng)域中的一個重要應(yīng)用。它是日益發(fā)展的計算...
            • 關(guān)鍵字: 頻譜分析儀  LabVIEW  DSP  FFT  

            基于FPGA的短波發(fā)射機自動調(diào)諧系統(tǒng)的設(shè)計

            基于FPGA的8B/10B編解碼設(shè)計

            • 摘要:為提高8B/10B編解碼的工作速度和簡化邏輯方法,提出一種基于FPGA的8B/10B編解碼系統(tǒng)設(shè)計方案。與現(xiàn)有的8B/10B編解碼方案相比,該方案是一種利用FPGA實現(xiàn)8B/lOB編解碼的模塊方法,接收模塊在收到外部發(fā)送的
            • 關(guān)鍵字: FPGA  10B  編解碼    

            基于WCDMA速率適配算法的FPGA設(shè)計

            • 基于WCDMA速率適配算法的FPGA設(shè)計,隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加,傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此,以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動通信系統(tǒng)(IMT-2000)應(yīng)運而生。碼分多址(CDMA)由于
            • 關(guān)鍵字: FPGA  設(shè)計  算法  適配  WCDMA  速率  基于  

            Altera Stratix V FPGA提供RLDRAM 3存儲器支持

            •   Altera公司今天發(fā)布Stratix® V系列FPGA,適用于支持Micron技術(shù)公司的下一代低延時DRAM (RLDRAM® 3存儲器)。Stratix V FPGA采用新的存儲器體系結(jié)構(gòu),降低延時,高效實現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FPGA為網(wǎng)絡(luò)設(shè)備生產(chǎn)商提供存儲器接口解決方案,支持在互聯(lián)網(wǎng)上迅速有效的傳送視頻、語音和數(shù)據(jù)。   Micron公司業(yè)務(wù)開發(fā)高級經(jīng)理Bruce Franklin表示:“Micron的下一代RLDRAM 3存儲器專門設(shè)
            • 關(guān)鍵字: Altera  Stratix  FPGA  

            2010 TI 亞洲技術(shù)研討會開幕

            •   2010年8月4日,深圳訊,德州儀器 (TI) 2010亞洲技術(shù)研討會 (TI Asia Technology Days 2010)中國區(qū)分會在深圳開幕。為期一天的研討會不僅提供了超過 30堂覆蓋電源供應(yīng)設(shè)計、模擬設(shè)計、微控制器 (MCU)、微處理器 (MPU) 和數(shù)字信號處理器 (DSP) 等方面的技術(shù)與應(yīng)用解決方案演講,還提供了超過30個產(chǎn)品和應(yīng)用的展示供與會嘉賓體驗最新的技術(shù)與創(chuàng)新。除深圳外,此次 TI 亞洲技術(shù)研討會,還將分別于8月6日、8月9日在上海和北京舉行。   已舉辦多年的TI 技術(shù)
            • 關(guān)鍵字: TI  MCU  MPU  DSP  

            基于DSP的語音識別計算器設(shè)計

            • 摘要:為解決特殊群體使用計算器困難的問題,設(shè)計了一種基于TMS320VC5509 DSP的可語音識別的計算器系統(tǒng)。該計算器系統(tǒng)的核心是采用HMM算法建立語音識別模型。通過對實時語音信號(數(shù)字、運算符號等語音)進(jìn)行處理,將得
            • 關(guān)鍵字: 計算器  設(shè)計  識別  語音  DSP  基于  DSP  

            基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計

            • 摘要:提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語言設(shè)計IRIG-B直流時間碼的軟件。為了設(shè)置和
            • 關(guān)鍵字: IRIG-B  FPGA  DC  產(chǎn)生電路    

            基于FPGA的PCI硬件加解密卡設(shè)計

            • 摘要:提出一種基于FPGA的PCI硬件加解密卡的設(shè)計方案,用硬件加解密取代了傳統(tǒng)的軟件加解密,將加解密模塊和PCI接口模塊集成在一個FPGA芯片內(nèi)實現(xiàn)。分析了PCI加解密卡的軟硬件的結(jié)構(gòu)和原理,詳細(xì)介紹了DESX加解密算法
            • 關(guān)鍵字: FPGA  PCI  硬件  加解密    

            基于CPLD/FPGA的CMI編碼設(shè)計與實現(xiàn)

            • 根據(jù)CMI碼的特性,介紹了一種新的編程思路實現(xiàn)CMI編碼,在Max+PlusⅡ開發(fā)平臺上使用VHDL編程實現(xiàn)CMI編碼,并得到仿真波形。實驗結(jié)果表明,這種編程思路簡單、清晰。在產(chǎn)生7位偽隨機序列的前提下,分別對“O”,“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計提供了參考。
            • 關(guān)鍵字: CPLD  FPGA  CMI  編碼    
            共9877條 440/659 |‹ « 438 439 440 441 442 443 444 445 446 447 » ›|

            dsp+fpga介紹

            您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
            歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

            熱門主題

            樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473