dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

現(xiàn)代通信系統(tǒng)與DSP實(shí)驗(yàn)平臺

現(xiàn)代通信系統(tǒng)與DSP實(shí)驗(yàn)平臺,1 引言　　近些年來，通信電子技術(shù)和計(jì)算機(jī)技術(shù)發(fā)展較快，不斷推陳出新，尤其是無線電通信技術(shù)在近幾年得到了迅猛發(fā)展。針對日新月異的新技術(shù)，大中專院校通信類專業(yè)的理論課程及教學(xué)方式也需不斷更新，才能跟上時代
關(guān)鍵字：實(shí)驗(yàn) 平臺 DSP 系統(tǒng) 通信現(xiàn)代

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計(jì),一、引言
　　
衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實(shí)施測控，它包括兩個方面：信號波達(dá)方向(DOA)的估計(jì)和數(shù)字波束合成。波達(dá)方向的估計(jì)是對空間信號的方向分布進(jìn)行超分辨估計(jì)，提取空間源信號的參數(shù)如方位角、仰
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 衛(wèi)星 FPGA DSP 基于

基于DSP在無刷直流電機(jī)控制中的應(yīng)用,1 概述
　　
　　
本文采用TI公司推出的240XDSP作為無刷直流電機(jī)全數(shù)字控制核心，組成的伺服系統(tǒng)只需要很少的系統(tǒng)元件。TMS320Ｆ240X是美國ＴI公司推出的高性能16位數(shù)字信號處理器(DSP)，是專門為電機(jī)的數(shù)字化控
關(guān)鍵字：控制應(yīng)用電機(jī) 直流 DSP BLDC

DSP程序的加密保護(hù)體制設(shè)計(jì),目前，DSP以其卓越的性能、獨(dú)有的特點(diǎn)，已經(jīng)成為通信、計(jì)算機(jī)、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。同時，隨著對知識產(chǎn)權(quán)的重視，在利用DSP進(jìn)行產(chǎn)品設(shè)計(jì)時，如何保護(hù)自己的成果，防止破譯者竊取，也成為設(shè)計(jì)者工作在一
關(guān)鍵字：體制設(shè)計(jì) 保護(hù) 加密程序 DSP

基于DSP的有源降噪系統(tǒng)的研究,　在科技迅猛發(fā)展的今天，人們在享受現(xiàn)代科技給人類帶來的種種便利之時，也面臨著日益嚴(yán)重的污染問題，在這些污染中，噪聲是直接危害人們身心健康的污染源之一。在工業(yè)生產(chǎn)、公共交通、宇航、通訊等人類生活的各方面
關(guān)鍵字：系統(tǒng) 研究降噪有源 DSP 基于

針對現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級的缺點(diǎn)，依據(jù) FPGA具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點(diǎn)，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級容易和方便實(shí)現(xiàn)不同的外設(shè)接口等優(yōu)點(diǎn)，閱讀器以 FGPA 芯片為核心，實(shí)現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實(shí)現(xiàn)其功能。實(shí)驗(yàn)結(jié)果表明：FPGA
關(guān)鍵字： FPGA RFID 閱讀器

本文面向?qū)崟r圖像采集和處理，采用模塊化設(shè)計(jì)思想，以TMS320DM642、SAA7115、OSD FPGA等實(shí)現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實(shí)時性強(qiáng)的特點(diǎn)，通過驗(yàn)證，滿足設(shè)計(jì)的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。
關(guān)鍵字： FPGA 320 642 CCD

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計(jì)算機(jī)上模擬實(shí)現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q
關(guān)鍵字： FPGA 人工神經(jīng) 網(wǎng)絡(luò)系統(tǒng) 實(shí)現(xiàn)方法

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計(jì)中利用仿
關(guān)鍵字： FPGA 鎖相環(huán)

基于FPGA的高速卷積的硬件設(shè)計(jì)實(shí)現(xiàn),　在數(shù)字信號處理領(lǐng)域，離散時間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時域進(jìn)行卷積，卷積過程中所必須的大量乘法和
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 硬件高速 FPGA 基于

摘要：基于電感式傳感器測量磁芯位移的原理，以單片機(jī)和FPGA為控制中心，由DDS產(chǎn)生的正弦信號經(jīng)差分放大，并經(jīng)過差動變壓器的差分耦合，對兩路輸出信號放大整流后，采集數(shù)據(jù)，對所得的數(shù)據(jù)進(jìn)行處理，實(shí)現(xiàn)了磁芯位
關(guān)鍵字：傳感器 LCD 單片機(jī) FPGA

【摘要】簡單介紹了TMS320DM642 數(shù)字信號處理器的硬件構(gòu)成，簡要給出了DSP 平臺的程序優(yōu)化一般流程。著重研究了TMS320DM642 平臺優(yōu)化X264 視頻編碼器，包括算法與系統(tǒng)結(jié)構(gòu)優(yōu)化，乒乓緩存優(yōu)化，循環(huán)體的優(yōu)化以及D
關(guān)鍵字：視頻 DSP

用CPLD實(shí)現(xiàn)嵌入式平臺上的實(shí)時圖像增強(qiáng), 提出了在嵌入式平臺上用CPLD實(shí)現(xiàn)實(shí)時圖像增強(qiáng)算法的解決方案,并加以實(shí)現(xiàn)#65377;重點(diǎn)討論了經(jīng)過改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實(shí)現(xiàn)的具體方法,介紹了所采用的嵌入式平臺的總體結(jié)構(gòu)#65377;

通常,在擁有DSP或
關(guān)鍵字： DSP CPLD FPGA