dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

FPGA工藝制程走在CPU前面

　　日前，晶圓代工龍頭企業(yè)臺(tái)積電宣布了其一季度業(yè)績(jī)，營(yíng)收為12.9億美元，環(huán)比增長(zhǎng)14.1%同比增長(zhǎng)16.9%，這一切得益于其不斷進(jìn)步的工藝制程，就目前28nm制程節(jié)點(diǎn)，臺(tái)積電一口氣推出了6款不同規(guī)格的產(chǎn)品，而其他代工廠(chǎng)則表示下半年才會(huì)推出28nm的產(chǎn)品。　　
關(guān)鍵字： Xilinx FPGA

CEVA與Alango攜手為CEVA-TeakLite-III DSP系列增添語(yǔ)音增強(qiáng)軟件

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠(chǎng)商CEVA公司和世界先進(jìn)的語(yǔ)音通信及移動(dòng)音頻前端DSP技術(shù)開(kāi)發(fā)商與授權(quán)廠(chǎng)商Alango Technologies公司共同宣布，針對(duì)CEVA市場(chǎng)領(lǐng)先的CEVA-TeakLite-III?DSP系列產(chǎn)品推出最新的Alango語(yǔ)音處理軟件包。CEVA-TeakLite-III DSP旨在滿(mǎn)足手機(jī)設(shè)計(jì)對(duì)更高集成度和更低成本的需求，能夠在單一內(nèi)核中集成無(wú)線(xiàn)基帶處理功能與Alango提供的移動(dòng)音頻、語(yǔ)音和前端語(yǔ)音增強(qiáng)處理功能。
關(guān)鍵字： CEVA DSP

中國(guó)國(guó)際醫(yī)療電子技術(shù)大會(huì)隆重登場(chǎng)

　　權(quán)威的市場(chǎng)分析、領(lǐng)先的技術(shù)方案、關(guān)鍵元器件展示與講解，2011年4月19日，眾多精彩內(nèi)容伴隨著第四屆中國(guó)國(guó)際醫(yī)療電子大會(huì)(CMET2011)一同亮相深圳。深圳醫(yī)療器械行業(yè)協(xié)會(huì)會(huì)長(zhǎng)陶篤純、藍(lán)韻集團(tuán)產(chǎn)品市場(chǎng)部總監(jiān)劉明宇、中國(guó)科學(xué)院深圳先進(jìn)技術(shù)研究院鄭海榮博士分別從深圳醫(yī)療器械產(chǎn)業(yè)發(fā)展概況、醫(yī)改兩年帶來(lái)的機(jī)遇與挑戰(zhàn)、多學(xué)科交叉驅(qū)動(dòng)醫(yī)療儀器創(chuàng)新關(guān)鍵等角度出發(fā)，
關(guān)鍵字： TI FPGA 醫(yī)療超聲

基于DSP與改進(jìn)邊緣檢測(cè)算法的煤矸石自動(dòng)分選系統(tǒng)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：煤矸石 DSP 邊緣檢測(cè)算法煤矸石自動(dòng)分選系統(tǒng)

基于Xilinx FPGA的片上系統(tǒng)無(wú)線(xiàn)保密通信終端設(shè)計(jì)

0引言利用軟件實(shí)施加密算法已經(jīng)成為實(shí)時(shí)安全通信系統(tǒng)的重要瓶頸。標(biāo)準(zhǔn)的商品化CPU和DSP無(wú)法跟上數(shù)據(jù)...
關(guān)鍵字： FPGA 片上系統(tǒng) 無(wú)線(xiàn)保密通信終端

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn),摘要：高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的
關(guān)鍵字：信號(hào)處理平臺(tái) 實(shí)現(xiàn) 采樣中頻 FPGA DSP 高速基于

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語(yǔ)言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測(cè)量精度和可靠性。該電路能夠?qū)崟r(shí)采集并測(cè)量人體心跳的瞬時(shí)和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過(guò)快或過(guò)慢、是否有心率不齊現(xiàn)象）。如果心率過(guò)快或過(guò)慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報(bào)警顯示。
關(guān)鍵字： FPGA 數(shù)字式電路工作原理

基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動(dòng)數(shù)據(jù)實(shí)時(shí)分析

摘要：飛行試驗(yàn)振動(dòng)信號(hào)具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點(diǎn)，在現(xiàn)有條件下，通過(guò)遙測(cè)鏈路很難將大量的振動(dòng)數(shù)據(jù)實(shí)時(shí)傳輸至地面監(jiān)控系統(tǒng)。針對(duì)試飛測(cè)試的需要，結(jié)合某型號(hào)的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動(dòng)數(shù)
關(guān)鍵字： POWER FPGA PC 架構(gòu)

基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計(jì)

基于現(xiàn)代DSP技術(shù)的QPSK調(diào)制器的設(shè)計(jì),摘要：為了提高DSP系統(tǒng)的開(kāi)發(fā)效率，引入了現(xiàn)代DSP技術(shù)，并由此設(shè)計(jì)了QPSK調(diào)制器。依據(jù)QPSK調(diào)制的基本原理，利用MATLAB／Simulink DSP Builder和Quartusll搭建模型，在模塊的形成方式上，采用DSP Builder中的模塊代替
關(guān)鍵字：調(diào)制器設(shè)計(jì) QPSK 技術(shù) 現(xiàn)代 DSP 基于

基于Cyclone III FPGA的DDR2接口設(shè)計(jì)分析

DDR SDRAM是Double Data Rate SDRAM的縮寫(xiě)，即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的，能夠在時(shí)鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線(xiàn)時(shí)鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。
關(guān)鍵字： Cyclone FPGA DDR2 III

高性能FPGA中的高速SERDES接口

引言　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES是獨(dú)立的ASSP或ASIC器
關(guān)鍵字： SERDES FPGA 性能接口

基于Xilinx FPGA的片上系統(tǒng)無(wú)線(xiàn)保密通信終端

本設(shè)計(jì)使用硬件描述語(yǔ)言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過(guò)PS/2鍵盤(pán)輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過(guò)SPI總線(xiàn)讀寫(xiě)FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識(shí)別、自動(dòng)CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。
關(guān)鍵字：保密通信終端無(wú)線(xiàn) 系統(tǒng) Xilinx FPGA 基于

基于FPGA數(shù)據(jù)流控制動(dòng)態(tài)可重構(gòu)的實(shí)現(xiàn)

摘要基于FPGA基本數(shù)據(jù)流的下載控制方式，利用遺傳算法，通過(guò)單片機(jī)控制數(shù)據(jù)流的方式對(duì)FPGA進(jìn)行編程配置，實(shí)現(xiàn)自身重構(gòu)，使系統(tǒng)具有自適應(yīng)、自組織和自修復(fù)的特性。
關(guān)鍵詞 FPGA；遺傳算法；動(dòng)態(tài)重構(gòu)；單片機(jī)
關(guān)鍵字： FPGA 數(shù)據(jù)流動(dòng)態(tài)可重構(gòu)

基于DSP的軌道移頻信號(hào)解調(diào)實(shí)現(xiàn)

基于DSP的軌道移頻信號(hào)解調(diào)實(shí)現(xiàn),摘要提出了以雙路TMS320F2812為核心，接收解調(diào)ZPW-2000A的FSK信號(hào)。前端通過(guò)信號(hào)調(diào)理，利用DSP內(nèi)部的AD對(duì)FSK信號(hào)采樣。經(jīng)過(guò)FFT變換解調(diào)出栽頻頻率、Z—FFT解調(diào)低頻頻率，以及通過(guò)DSP的SPI口。對(duì)兩路解調(diào)出的信
關(guān)鍵字：解調(diào) 實(shí)現(xiàn) 信號(hào) 軌道 DSP 基于

基于DSP的混沌數(shù)字圖像加密與硬件實(shí)現(xiàn)

基于DSP的混沌數(shù)字圖像加密與硬件實(shí)現(xiàn),摘要介紹了在DSP基礎(chǔ)上，實(shí)現(xiàn)數(shù)字圖像的混沌加密及硬件實(shí)現(xiàn)方法。根據(jù)離散化和數(shù)字化處理技術(shù)，對(duì)三維Lorenz混沌系統(tǒng)作離散化處理，用C語(yǔ)言和DSP技術(shù)產(chǎn)生三維Lorenz混沌迭代序列，分別對(duì)數(shù)字圖像的紅、綠、藍(lán)三基色
關(guān)鍵字：加密硬件實(shí)現(xiàn) 圖像數(shù)字 DSP 混沌基于