dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計實現(xiàn)，系統(tǒng)框圖、硬件原理

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：視頻監(jiān)控 FPGA ZigBee VirtexII

基于FPGA/CPLD的半整數(shù)分頻器設(shè)計及仿真

　　1引言　　CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray，現(xiàn)場可編程門陣列)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL相比，F(xiàn)PGA/CPLD的規(guī)模比較大，適合于時序、組合等邏輯電路的應(yīng)用。它可以替代幾十甚至上百塊通用IC芯片。這種芯片具有可編程和實現(xiàn)方案容易改動等特點。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在磁盤、ROM、PROM、或E
關(guān)鍵字： FPGA CPLD 分頻器

基于FPGA的高分辨率視頻圖像處理的SDRAM控制器設(shè)計

　　本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計方法。通過設(shè)置SDRAM的工作狀態(tài)，使其工作在猝發(fā)模式。在視頻時序信號控制下，用多行連續(xù)的SDRAM存儲空間，存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO，緩存一行視頻，在像素時鐘控制下，實現(xiàn)視頻數(shù)據(jù)實時的存儲和讀取。通過改變相關(guān)參數(shù)，能對所有VESA分辨率視頻流進(jìn)行操作。具有通用性強(qiáng)、系統(tǒng)復(fù)雜度低、可靠性高、可擴(kuò)展等特點。在某型號的機(jī)載大屏顯示器系統(tǒng)中，用該SDRAM控制器實現(xiàn)了圖像的翻轉(zhuǎn)等功能，也驗證了該控制器的實用性。
關(guān)鍵字： FPGA SDRAM 高分辨率

基于FPGA狀態(tài)機(jī)和片上總線的CompactPCI異步串口板設(shè)計方案

摘要：首先簡要介紹了CompactPCI異步串口板的通常設(shè)計方法，并且提出了這些方法的不足之處，重點闡述了基于FPGA狀態(tài)機(jī)和片上總線的新設(shè)計方案，以及該方案的技術(shù)優(yōu)勢，隨后公布了基于該方案的異步串口板達(dá)到的性能指標(biāo)。通過比較有關(guān)應(yīng)答延遲的試驗數(shù)據(jù)，提出了基于FPGA狀態(tài)機(jī)和基于DSP處理器的異步串口板卡存在明顯的處理速度差異問題，并基于兩種設(shè)計方案，解釋了形成差異的原因。最后提出了FPGA狀態(tài)機(jī)對外部總線存儲器或端口的訪問管理性能大幅超越了任何一款DSP處理器的觀點，并對同行提出了類似研發(fā)項目的設(shè)計建議
關(guān)鍵字： FPGA DSP 片上總線 CompactPCI 異步串口板 201407

5MP一體化高清機(jī)芯的設(shè)計與實現(xiàn)

摘要：本文介紹一種5MP一體化高清機(jī)芯的實現(xiàn)方法，采用FPGA來實現(xiàn)自主開發(fā)的ISP算法，采用TMPM342來實現(xiàn)馬達(dá)驅(qū)動和自動聚焦、自動曝光等功能，開發(fā)出業(yè)界第一款5MP實時一體化高清機(jī)芯。
關(guān)鍵字： 5MP 高清機(jī)芯自動聚焦 ISP FPGA TMPM342 201407

基于MicroBlaze的嵌入式串口服務(wù)器的設(shè)計實現(xiàn)，提供軟硬件架構(gòu)、原理

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： MicroBlaze 嵌入式串口服務(wù)器 FPGA Spartan-3

新型FPGA是Lattice高增長的主要驅(qū)動力

不同于其他小FPGA廠商或被收購或轉(zhuǎn)型的命運，作為中低端FPGA廠商，Lattice一直堅持把握市場定位，并以速度和敏捷為目標(biāo)，存活在了這個競爭激烈的市場當(dāng)中。同時還能連續(xù)三年保持營業(yè)額的高速增長，逐漸成為無可爭議的低成本、低功耗和小尺寸FPGA的領(lǐng)導(dǎo)者。為此，我們特別專訪了Lattice總裁兼CEO：Darin Billerbeck，聽他來給我們講述Lattice的成功秘訣。
關(guān)鍵字： Lattice FPGA IC

基于FPGA/CPLD的VHDL語言電路設(shè)計優(yōu)化方法

　　VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計、多層次的硬件描述語言，是集行為描述、RTL描述、門級描述功能為一體的語言，并已成為描述、驗證和設(shè)計數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語言之一。由于VHDL在語法和風(fēng)格上類似于高級編程語言，可讀性好，描述能力強(qiáng)，設(shè)計方法靈活，可移植性強(qiáng)，因此它已成為廣大EDA工程師的首選。目前，
關(guān)鍵字： FPGA CPLD VHDL

基于DSP的以太網(wǎng)通信接口設(shè)計

　　摘要：介紹了TM1300 DSP 的特點，給出了通過TM1300的PCI接口驅(qū)動以太網(wǎng)芯片來實現(xiàn)以太網(wǎng)通信接口的設(shè)計方法。該設(shè)計將TM1300和以太網(wǎng)結(jié)合起來，因而可以方便地實現(xiàn)視頻通信，文章詳細(xì)介紹了該方案的軟件和硬件的設(shè)計要點，最后給出了對模擬數(shù)據(jù)和實際視頻壓縮碼流的傳送實驗結(jié)果。　　關(guān)鍵詞：PCI總線 TM1300 以太網(wǎng)通信接口 pSOS+內(nèi)核 pNA+ 1 　　概述　　TM1300是Philips公司推出的新一代高性能多媒體數(shù)字信號處理器芯片?；赥M1300的DSP應(yīng)用系統(tǒng)適合于
關(guān)鍵字： DSP PCI總線 TM1300

基于DSP的四路同步水聲信號記錄儀設(shè)計

　　一、引言　　水聲信號是實現(xiàn)水下探測、定位、導(dǎo)航、通信的主要信息載體，對水下目標(biāo)回波及其輻射噪聲的原始信號進(jìn)行分析、處理和研究可獲得大量的目標(biāo)特性信息，這就需要一種多路同步的高精度水聲信號采集記錄裝置來采集記錄水下目標(biāo)的原始信號。　　傳統(tǒng)的水聲采集系統(tǒng)常采用單路16bit以下A/D轉(zhuǎn)換器和單片機(jī)為核心器件，采樣精度低，采集存儲速度慢，處理能力弱，通用性不強(qiáng)。因此，文中采用24bit高精度A/D轉(zhuǎn)換器ADS1274、超低功耗數(shù)字信號處理芯片TMSVC5509A和CF卡為主存儲介質(zhì)，設(shè)計開發(fā)了一種四
關(guān)鍵字： DSP TMSVC5509A CF

DSP編程技巧之13-揭開編譯器神秘面紗之鏈接器的基本選項

　　在我們對DSP編程的時候，相信沒有人會把所有的代碼都放在同一個源文件里面：光各種寄存器的初始化代碼就有幾百上千行了，再加上我們自己書寫的代碼，想想假如一個.c文件里面有一萬行，該如何管理、調(diào)試呢?所以要按照功能、寄存器分類等進(jìn)行劃分，這樣一個工程就包含了很多的頭文件、源程序等等，每個源程序經(jīng)過編譯、匯編之后都會產(chǎn)生單獨的目標(biāo)文件。因為對于程序的任何一點修改，都需要編譯器進(jìn)行編譯，如果每次都把所有的程序進(jìn)行重新編譯的話，是對時間和資源的極大浪費：特別是那些基于Eclipse的編譯環(huán)境，因為基于Java這
關(guān)鍵字： DSP cmd 寄存器

STM32再學(xué)習(xí)之工程師眼中的SPI

　　前些天，有位網(wǎng)友談到通過FPGA來實現(xiàn)SPI通訊。通過帖子的回復(fù)發(fā)現(xiàn)好多網(wǎng)友對SPI通訊還有些疑惑，于是今天就帶著大家從SPI的標(biāo)準(zhǔn)協(xié)議，SPI在STM32單片機(jī)上的配置及在74HC595邏輯芯片通訊的實例來全方面認(rèn)識一下這個既復(fù)雜又簡單的通訊協(xié)議?！　PI 是Serial Peripheral Interface的縮寫，直譯為串行外圍設(shè)備接口，SPI是Motorola公司推出的一種同步串行通訊方式，是一種四線同步總線，因其硬件功能很強(qiáng)，與SPI有關(guān)的軟件就相當(dāng)簡單，使MCU有更多的時間處理其他事務(wù)
關(guān)鍵字： FPGA SPI MCU

基于ARM+DSP的智能網(wǎng)絡(luò)視頻監(jiān)控終端設(shè)計

　　1 引言　　隨著電子、計算機(jī)技術(shù)的發(fā)展，視頻監(jiān)控系統(tǒng)正從模擬技術(shù)向數(shù)字技術(shù)方向發(fā)展。從硬件形式上看，視頻監(jiān)控技術(shù)的發(fā)展經(jīng)歷了三個階段：模擬視頻信號監(jiān)控、PC機(jī)加視頻卡的數(shù)字視頻監(jiān)控和基于嵌入式技術(shù)的數(shù)字視頻監(jiān)控[1]。基于PC機(jī)技術(shù)的監(jiān)控系統(tǒng)采用在普通PC機(jī)中插接視頻采集卡的集成方式，由視頻卡完成圖像采集、數(shù)字化和數(shù)據(jù)壓縮，PC機(jī)通過網(wǎng)卡和通信設(shè)備實現(xiàn)互連。這一類系統(tǒng)目前已經(jīng)占據(jù)市場主流。隨著嵌入式芯片技術(shù)和嵌入式操作系統(tǒng)的發(fā)展與成熟，基于嵌入式體系結(jié)構(gòu)的視頻監(jiān)控系統(tǒng)由于具備體積小、性能穩(wěn)定、安裝
關(guān)鍵字： ARM DSP 視頻監(jiān)控

Altera可編程邏輯成為軟件定義數(shù)據(jù)中心的關(guān)鍵DNA

　　Altera公司(NASDAQ: ALTR)今天宣布，其FPGA成為軟件定義數(shù)據(jù)中心(SSDC)開發(fā)的核心組成，Altera與微軟研究院以及必應(yīng)合作，加速網(wǎng)絡(luò)搜索引擎部分的開發(fā)。Altera的現(xiàn)場可編程邏輯陣列(FPGA)加速了大量數(shù)據(jù)在服務(wù)器上的處理過程，幫助解決大數(shù)據(jù)難題，滿足了巨大的分布式工作負(fù)載需求。　　微軟在名為《一種加速大規(guī)模數(shù)據(jù)中心服務(wù)的重新配置架構(gòu)》的研究論文中共享了關(guān)鍵開發(fā)內(nèi)容，在明尼阿波利斯舉行的41屆計算機(jī)體系結(jié)構(gòu)國際大會 (ISCA)上宣讀此篇論文。這篇論文詳細(xì)介紹了怎樣應(yīng)
關(guān)鍵字： Altera FPGA 可編程邏輯

一種基于DSP的網(wǎng)絡(luò)通信接口設(shè)計

　　摘要：通過分析網(wǎng)卡基本通信過程控制和數(shù)字信號處理器(DSP)對網(wǎng)卡直接編程方法,成功設(shè)計基于DSP的網(wǎng)絡(luò)通信程序，從而最終實現(xiàn)DSP系統(tǒng)數(shù)字化和網(wǎng)絡(luò)化的融合。　　關(guān)鍵詞：DSP 網(wǎng)絡(luò)通信程序通信協(xié)議網(wǎng)卡　　DSP芯片是專門為實現(xiàn)各種數(shù)字信號處理算法而設(shè)計的、具有特殊結(jié)構(gòu)的微處理器，其卓越的性能、不斷上升的性價比、日漸完善的開發(fā)方式使它的應(yīng)用越來越廣泛。將計算機(jī)網(wǎng)絡(luò)技術(shù)引入以DSP為核心的嵌入式系統(tǒng)，使其成為數(shù)字化、網(wǎng)絡(luò)化相結(jié)合，集通信、計算機(jī)和視聽功能于一體的電子產(chǎn)品，必須大大提升DSP系
關(guān)鍵字： DSP Novell NE2000