dsp＋fpga 文章進入dsp＋fpga技術(shù)社區(qū)

Achronix幫助用戶基于Speedcore eFPGA IP來構(gòu)建Chiplet

高性能FPGA芯片和嵌入式FPGA IP（eFPGA?IP）領(lǐng)域內(nèi)的先鋒企業(yè)Achronix半導體公司日前宣布：為幫助用戶利用先進的Speedcore eFPGA IP來構(gòu)建先進的chiplet解決方案，公司開通專用網(wǎng)頁介紹相關(guān)技術(shù)，以幫助用戶快速構(gòu)建新一代高靈活性、高性價比的chiplet產(chǎn)品， chiplet設(shè)計和開發(fā)人員可以透過該公司網(wǎng)站獲得有關(guān)Speedcore eFPGA IP的全面支持。中國客戶亦可以通過Achronix在中國的服務(wù)團隊得到同樣的支持。Speedcore??
關(guān)鍵字： Achronix FPGA Chiplet

基于FPGA的NAND Flash的分區(qū)續(xù)存的功能設(shè)計實現(xiàn)

傳統(tǒng)的控制器只能從NAND Flash存儲器的起始位置開始存儲數(shù)據(jù)，會覆蓋上次存儲的數(shù)據(jù)，無法進行數(shù)據(jù)的連續(xù)存儲。針對該問題，本文設(shè)計了一種基于FPGA的簡單方便的NAND Flash分區(qū)管理的方法。該方法在NAND Flash上開辟專用的存儲空間，記錄最新分區(qū)信息，將剩余的NAND Flash空間劃成多個分區(qū)。本文給出了分區(qū)工作機理以及分區(qū)控制的狀態(tài)機圖，并進行了驗證。
關(guān)鍵字： 202308 NAND Flash FPGA 分區(qū) 起始地址

使用FPGA實現(xiàn)自適應(yīng)全陣列局部調(diào)光解決方案

乍一看，今天的汽車看起來跟幾十年前的汽車沒什么差別，但事實并非如此。車艙內(nèi)、引擎蓋下甚至輪胎內(nèi)都隱藏這巨大的變化，可謂到處都有進步。當前的一個趨勢是向軟件定義車輛發(fā)展，對車輛的許多功能和特性的控制是集中式的。實現(xiàn)方式是利用微處理器、傳感器和軟件算法來增強車輛性能、功能和用戶體驗。軟件定義車輛的一些關(guān)鍵方面包括集中計算、無線（OTA）更新和云通信。然后就是車輛的電氣化。這是指用電子元件替換或補充傳統(tǒng)機械元件的過程。其中最顯而易見的就是電機?；旌蟿恿囆褪窍螂妱悠嚕‥V）的過渡的主要階段，這類汽車同時擁有燃
關(guān)鍵字： FPGA 自適應(yīng) 全陣列局部調(diào)光

DSP 技巧：直流消除

我們使用模數(shù) (A/D) 轉(zhuǎn)換器對模擬信號進行數(shù)字化時，轉(zhuǎn)換器的輸出通常包含一些小的 DC 偏差：即數(shù)字化時間樣本的平均值不為零。該 DC 偏差可能來自原始信號模擬信號或 A/D 轉(zhuǎn)換器內(nèi)的缺陷。當我們使用模數(shù) (A/D) 轉(zhuǎn)換器對模擬信號進行數(shù)字化時，轉(zhuǎn)換器的輸出通常包含一些小的 DC 偏差：即數(shù)字化時間樣本的平均值不為零。該 DC 偏差可能來自原始信號模擬信號或 A/D 轉(zhuǎn)換器內(nèi)的缺陷。數(shù)字信號處理中直流偏置污染的另一個來源是當我們將離散序列從 B 位表示截斷為小于 B 位的字寬時。無論來源
關(guān)鍵字： DSP

萊迪思即將舉辦線上研討會探討其最新的高級系統(tǒng)控制FPGA

中國上?！?023年8月9日——萊迪思半導體公司（NASDAQ: LSCC），低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布將舉辦免費的線上網(wǎng)絡(luò)研討會，會議的主題是探討萊迪思控制FPGA——最近發(fā)布的MachXO5T?-NX FPGA系列產(chǎn)品。該產(chǎn)品旨在幫助客戶解決日益增長的系統(tǒng)管理設(shè)計復雜性方面的挑戰(zhàn)。在研討會期間，萊迪思將提供MachXO5T-NX高級系統(tǒng)控制FPGA產(chǎn)品系列的技術(shù)細節(jié)。該系列產(chǎn)品擁有先進的互連、更多邏輯和存儲資源、穩(wěn)定的可編程IO以及領(lǐng)先的安全性等特性。 ·
關(guān)鍵字：萊迪思 FPGA

使用音頻增強型 DMA 加速復雜的音頻 DSP 算法

音頻工程師面臨的挑戰(zhàn)是設(shè)計設(shè)備，提供更好的音頻保真度，支持更多音頻通道，處理更高的采樣率和位深度，同時保持緊張的實時處理預算。音頻工程師面臨的挑戰(zhàn)是設(shè)計設(shè)備，提供更好的音頻保真度，支持更多音頻通道，處理更高的采樣率和位深度，同時保持緊張的實時處理預算。在許多音頻應(yīng)用中，系統(tǒng)性能的主要瓶頸是音頻數(shù)據(jù)的高效移動。多年來，數(shù)字信號處理器 (DSP) 架構(gòu)引入了各種創(chuàng)新，從 DSP 內(nèi)核卸載了許多 I/O 或數(shù)據(jù)移動任務(wù)，使其能夠?qū)Ｗ⒂谛盘柼幚砣蝿?wù)。直接內(nèi)存訪問 (DMA) 引擎是當今大多數(shù)高性能 DSP 的關(guān)鍵
關(guān)鍵字： DMA DSP

基于Robei EDA工具的多功能可重構(gòu)機器人設(shè)計*

通過分析智能家居行業(yè)發(fā)現(xiàn)，機器人可分為家務(wù)功能型、娛樂家用型和助理管家型等，種類繁多但功能較為單一。市面上基于單片機的智能搬運機器人不具有可重構(gòu)性和良好的實時性，不能夠滿足靈活多變的機器人需求。本團隊研究一款采用Robei EDA設(shè)計的基于FPGA的多功能可重構(gòu)機器人，具有人為遙控控制與語音控制、自動搬運物體、感測周圍環(huán)境、發(fā)射電磁炮等功能，可以實現(xiàn)環(huán)境檢測及火災預警、智能搬運及安保防御等作用，在提供便利服務(wù)的同時，有效保障居家安全。
關(guān)鍵字： 202201 Robei 機器人 EDA FPGA

使用可編程邏輯進行高效且有效的 DSP 設(shè)計

IP 語音 (VoIP) 已成為有線和無線電信設(shè)備制造商增長快的應(yīng)用之一。VoIP 不僅為終用戶提供了經(jīng)濟實惠的語音通話接入，而且還使媒體網(wǎng)關(guān)設(shè)計人員能夠設(shè)計出滿足多種不同目的的設(shè)備——這種情況通常會給雙方帶來成本效益。IP 語音 (VoIP) 已成為有線和無線電信設(shè)備制造商增長快的應(yīng)用之一。VoIP 不僅為終用戶提供了經(jīng)濟實惠的語音通話接入，而且還使媒體網(wǎng)關(guān)設(shè)計人員能夠設(shè)計出滿足多種不同目的的設(shè)備——這種情況通常會給雙方帶來成本效益。如果是網(wǎng)絡(luò)電話、然而，事實恰恰相反。隨著 VoIP 獲得越來越多的認
關(guān)鍵字：可編程邏輯 DSP

FPGA：終極靈活性

幾十年來，人們一直在尋找重新編程芯片的方法。
關(guān)鍵字： FPGA

Achronix再次突破FPGA網(wǎng)絡(luò)極限!為智能網(wǎng)卡（SmartNIC）提供400 GbE速度和PCIe Gen 5.0功能

高性能FPGA芯片和嵌入式FPGA硅知識產(chǎn)權(quán)（eFPGA IP）領(lǐng)域的領(lǐng)導性企業(yè)Achronix半導體公司日前宣布：Achronix網(wǎng)絡(luò)基礎(chǔ)架構(gòu)代碼（ANIC）現(xiàn)已包括400 GbE的連接速度。ANIC是一套靈活的FPGA IP模塊，專為提升高性能網(wǎng)絡(luò)傳輸速度而進行了優(yōu)化，可用于Speedster?7t FPGA芯片和基于該芯片的VectorPath?加速卡。Achronix的FPGA產(chǎn)品和IP網(wǎng)絡(luò)解決方案為要求最苛刻的應(yīng)用提供最高的性能。隨著對高速數(shù)據(jù)處理的需求呈指數(shù)級增長，Achronix始終走在創(chuàng)新
關(guān)鍵字： Achronix FPGA 智能網(wǎng)卡 SmartNIC

簡化半導體設(shè)計驗證！ AMD發(fā)布最新FPGA芯片

FPGA（現(xiàn)場可編程邏輯柵陣列）靈活性高，成為智能網(wǎng)卡、電訊網(wǎng)絡(luò)等各種應(yīng)用的理想選擇。AMD（前身為賽靈思）27日發(fā)表最新Versal FPGAs，設(shè)計成芯片建成前可模擬測試。AMD Versal系列高級產(chǎn)品線經(jīng)理Rob Bauer指出，透過這些FPGA，芯片設(shè)計者能在芯片下線（tapeout）前先為即將完成的ASIC或SOC創(chuàng)建數(shù)位雙胞胎或數(shù)字版，有助設(shè)計者驗證，并更早開始軟件開發(fā)等。Bauer指出，隨著先進封裝技術(shù)過渡到2.5D和3D芯片架構(gòu)，這對芯片制造商只會變得更困難。芯片設(shè)計者不再為單片，而是多
關(guān)鍵字：半導體設(shè)計驗證 AMD FPGA

萊迪思推出Lattice Insights培訓網(wǎng)站,助力FPGA應(yīng)用設(shè)計和開發(fā)

萊迪思半導體公司，低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布推出官方培訓門戶網(wǎng)站“Lattice Insights?”，幫助客戶和合作伙伴充分體驗低功耗FPGA設(shè)計。Lattice Insights由FPGA和培訓專家開發(fā)，提供各種學習計劃、強大的課程庫以及可定制的交互式講師指導培訓，涵蓋FPGA開發(fā)的方方面面，包括芯片、軟件、解決方案、開發(fā)板等。萊迪思全球銷售高級副總裁Mark Nelson表示：“Lattice Insights旨在為我們的客戶提供全面的內(nèi)容和實踐培訓，幫助他們擴展專業(yè)知識，并將先進的解決
關(guān)鍵字：萊迪思 Lattice Insights FPGA

基于RK3399平臺的3D人臉建模設(shè)計與實現(xiàn)

介紹了一種基于RK3399平臺的3D人臉建模設(shè)計與實現(xiàn)方案，主要應(yīng)用場景是醫(yī)美行業(yè)魔鏡系列產(chǎn)品。有別于傳統(tǒng)的醫(yī)美魔鏡方案，本方案設(shè)計基于人臉高精度掃描貼圖算法，采用高精度2D+3D攝像頭，實時數(shù)據(jù)DSP預處理，實現(xiàn)3D精準建模，真實呈現(xiàn)人臉細節(jié)特征。
關(guān)鍵字： 202306 醫(yī)美 3D建模 RK3399 DSP

基于FPGA的手勢識別系統(tǒng)研究

相比于傳統(tǒng)鍵盤鼠標人機交互模式，手勢識別具有更大發(fā)展?jié)摿?，本文先搭建了一個有關(guān)手勢識別的框架，然后再和FPGA的硬件技術(shù)相關(guān)聯(lián)，將FPGA融入手勢識別之中，并設(shè)計自己的手勢識別算法，使得能夠在平臺上得以實現(xiàn)。
關(guān)鍵字： 202306 FPGA 手勢識別

MediaTek Filogic 130A Wi-Fi 6 IoT 邊緣運算語音辨識方案

聯(lián)發(fā)科技 MediaTek 全新無線連網(wǎng)系統(tǒng)單芯片F(xiàn)ilogic 130A （ MT7933 ），整合了微控制器 ( MCU )、AI 引擎、Wi-Fi 6 和藍牙 5.2 及電源管理單元 ( PMU )、獨立音訊數(shù)位訊號處理器 ( DSP ) 采用高度整合設(shè)計，可為小尺寸裝置提供節(jié)能、可靠及高效的網(wǎng)路連接，是各類物聯(lián)網(wǎng) ( IoT ) 裝置的最佳選擇。全球疫情加速數(shù)位轉(zhuǎn)型、智慧物聯(lián)網(wǎng)發(fā)展進程。對抗疫情散播的非接觸式設(shè)備同樣地大力投入發(fā)展。無須用手接觸、眼睛也無須轉(zhuǎn)移注意的語音使用者界面（ VUI ）同
關(guān)鍵字： MTK MediaTek MT7933 Filogic 130A Wi-Fi 6 BT BLE voice assistant local voice DSP VAD AEC WWE Filogic 130 MT7931 VUI