cpu-z 文章 進(jìn)入cpu-z技術(shù)社區(qū)
AMD低調(diào)英特爾價(jià)格戰(zhàn) CPU價(jià)格不宣而降
- 日前英特爾中國區(qū)總經(jīng)理?xiàng)钚褡C實(shí)英特爾將于今年第三季度全線降低處理器價(jià)格，對此AMD公司相關(guān)人士一改之前抨擊英特爾向中國市場傾銷低價(jià)舊處理器的態(tài)度，表示并沒有對此事件特別關(guān)注。 “對于英特爾是否降價(jià)，我們沒有特別關(guān)注，但是AMD的價(jià)格策略一直沒有改變，我們相信價(jià)格的競爭對每個消費(fèi)者都是好事。”AMD公司公關(guān)經(jīng)理劉艷麗告訴天極Chinabyte，劉艷麗的同事AMD中國區(qū)高級產(chǎn)品經(jīng)理唐志德認(rèn)為，“英特爾降價(jià)是他們的市場行為，跟AMD沒有直接關(guān)系，如果AMD有降價(jià)行動我們會通知媒體的?！? 雖然AMD官
- 關(guān)鍵字： AMD CPU 英特爾
英特爾CPU年內(nèi)七成變雙核目前僅奔騰系列
- 隨著“歡悅”、NAPA等新平臺的推出，英特爾的“雙核”戰(zhàn)略開始進(jìn)入全面啟動階段。近日，英特爾(中國)有限公司華南區(qū)總經(jīng)理李榮燊在接受記者采訪時透露，目前，配備英特爾雙核處理器(CPU)的PC全球出貨量已經(jīng)超過100萬臺。有鑒于此，英特爾年內(nèi)將進(jìn)一步對雙核技術(shù)的推廣力度，估計(jì)至今年底，雙核處理器的出貨量將占到英特爾處理器出貨總量的七成左右。 而國內(nèi)咨詢公司賽迪顧問也預(yù)測，到2007年，雙核與多核處理器市場將開始大幅搶占單核處理器的市場；到2009年，中國雙核處理器的市場份額有望達(dá)到61.
- 關(guān)鍵字： CPU 雙核 消費(fèi)電子設(shè)計(jì) 英特爾 消費(fèi)電子
自由IP Core資源的利用
- 摘 要：本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問題以及免費(fèi)資源的若干來源，然后通過對兩個不同來源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析，給出了若干選用免費(fèi)核時應(yīng)考慮的問題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設(shè)計(jì)周期的追求，設(shè)計(jì)重用已經(jīng)成為有效的應(yīng)對方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計(jì)過程中，由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化，設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)無關(guān)，
- 關(guān)鍵字： CPU IP Core
嵌入式視頻網(wǎng)絡(luò)服務(wù)器的開發(fā)及其應(yīng)用
- 摘 要：本文詳細(xì)介紹了一套嵌入式視頻網(wǎng)絡(luò)服務(wù)器系統(tǒng):視頻數(shù)據(jù)壓縮部分由MPEG-X協(xié)議的ASIC芯片完成,嵌入式CPU只負(fù)責(zé)控制。它采用了壓縮與控制分離的方式，提高了系統(tǒng)的靈活性和整體性價(jià)比。最后，本文給出了該視頻服務(wù)器在校園親子監(jiān)控系統(tǒng)中的一個應(yīng)用實(shí)例。關(guān)鍵詞：MPEG-X； RISC CPU； 親子監(jiān)控系統(tǒng) 引言近幾年隨著嵌入式技術(shù)的蓬勃發(fā)展，出現(xiàn)了基于嵌入式視頻服務(wù)器技術(shù)的遠(yuǎn)程網(wǎng)絡(luò)視頻監(jiān)控設(shè)備。嵌入式視頻服務(wù)器的主要工作原理是：模擬視頻信號經(jīng)A/D后，采用MPE
- 關(guān)鍵字： MPEG-X RISC CPU 親子監(jiān)控系統(tǒng)
自由IP Core資源的利用
- 摘 要：本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問題以及免費(fèi)資源的若干來源，然后通過對兩個不同來源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析，給出了若干選用免費(fèi)核時應(yīng)考慮的問題。關(guān)鍵詞：IP Core； CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設(shè)計(jì)周期的追求，設(shè)計(jì)重用已經(jīng)成為有效的應(yīng)對方法，它不但適合于ASIC，也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計(jì)過程中，由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化，設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)無關(guān)，
- 關(guān)鍵字： CPU IP Core
cpu-z介紹
您好，目前還沒有人創(chuàng)建詞條cpu-z!
歡迎您創(chuàng)建該詞條，闡述對cpu-z的理解，并與今后在此搜索cpu-z的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpu-z的理解，并與今后在此搜索cpu-z的朋友們分享。 創(chuàng)建詞條
cpu-z相關(guān)帖子
cpu-z資料下載
cpu-z專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473