在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> cpld-jtag接口

            博物館智能防盜保護器系統(tǒng)設(shè)計

            •   摘  要:本設(shè)計的目的是實現(xiàn)博物館藏品防盜和保護的智能化。以微處理器為核心,利用美國國家半導體的彩色圖像傳感器LM9628和溫度傳感器LM19進行環(huán)境監(jiān)控,并控制報警系統(tǒng)和空調(diào)系統(tǒng)以及進行圖像處理?! £P(guān)鍵詞:圖像傳感器;溫度傳感器;AVR單片機;CPLD 引言    博物館內(nèi)的藏品常常受到人為盜竊的威脅,周圍環(huán)境的變化也會對其造成破壞,因此需要極為可靠的防盜系統(tǒng)及完善的空調(diào)系統(tǒng),本設(shè)計的目的就是實現(xiàn)對館藏品的智能化防盜和保護。博物館關(guān)閉時便可將此防盜保護器啟
            • 關(guān)鍵字: 圖像傳感器  溫度傳感器  AVR單片機  CPLD  MCU和嵌入式微處理器  

            基于DSP+CPLD的斷路器智能控制單元設(shè)計

            • 本文介紹了基于新型高性能數(shù)字信號處理器(DSP)芯片TMS320F2812和復雜可編程邏輯器件(CPLD)MAX7128實現(xiàn)的斷路器智能控制單元設(shè)計。重點敘述了調(diào)理電路、F2812通信模塊、CPLD模塊的設(shè)計。
            • 關(guān)鍵字: 單元  設(shè)計  智能控制  斷路器  DSP  CPLD  基于  

            基于EPM7128的光柵位移測量儀設(shè)計

            •   1 光柵位移傳感器測量原理   將光源、兩塊長光柵(指示光柵和標尺光柵)、光電檢測器件等組合在一起構(gòu)成的光柵傳感器通常稱為光柵尺。當兩塊光柵以微小傾角重疊時,在與光柵刻線大致垂直的方向上就會產(chǎn)生莫爾條紋,在條紋移動的方向上放置光電探測器,可將光信號轉(zhuǎn)換為電信號,這樣就可以實現(xiàn)位移信號到電信號的轉(zhuǎn)換。目前使用的光柵尺的輸出信號主要有2類:一類是相位角相差   90
            • 關(guān)鍵字: 測試  測量  光柵位移  傳感器  CPLD  測量工具  

            基于MAX+plusⅡ開發(fā)平臺的EDA設(shè)計方法

            •     MAX + plus Ⅱ是美國Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進行數(shù)字系統(tǒng)的設(shè)計。用圖形輸入方式和文本輸入方式設(shè)計了一模60計數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。        EDA ( Elect ronic Design 
            • 關(guān)鍵字: MAX+plusⅡ  開發(fā)平臺  EDA  CPLD  FPGA  EDA  IC設(shè)計  

            何謂SOPC

            • SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上價格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實現(xiàn)一個高復難度的系統(tǒng), 而且還能快速改變系統(tǒng)的特性. 類似的觀念也鑒于Xilinx的Platfor
            • 關(guān)鍵字: SOPC  CPLD  FPGA  SoC  ASIC  

            CPLD在通信數(shù)據(jù)傳輸中的應(yīng)用

            • 摘要:提出了一種利用CPLD有效解決通信數(shù)據(jù)傳輸問題的方案,詳細分析了CPLD在系統(tǒng)中的作用、工作原理和設(shè)計方法,并給出仿真以及實測結(jié)果,結(jié)果證實了此種方案的可行性和優(yōu)越性。 關(guān)鍵詞:CPLD 雙口RAM 數(shù)據(jù)傳輸 OMAP  AD9861 1 概述 隨著大規(guī)模集成電路和單片機的迅速發(fā)展,復雜可編程邏輯器件(CPLD)具有使用靈活、可靠性高、功能強大的優(yōu)點,在電子產(chǎn)品設(shè)計中得到了廣泛的應(yīng)用。CPLD可實現(xiàn)在系統(tǒng)編程,重復多次,而且還兼容IEEE1
            • 關(guān)鍵字: 通訊  無線  網(wǎng)絡(luò)  嵌入式系統(tǒng)  單片機  CPLD  雙口RAM  數(shù)據(jù)傳輸  OMAP  AD9861  

            基于CPLD的LED點陣顯示控制器

            • 在系統(tǒng)可編程技術(shù)(ISP—In System Programming)及其在系統(tǒng)可編程系列器件,是90年代迅速發(fā)展起來的一種新技術(shù)和新器件。   現(xiàn)場可編程器件(FPGA和CPLD)等ISP器件無須編程器,利用器件廠商提供的編程套件,采用自頂而下的模塊化設(shè)計方法,使用原理圖或硬件描述語言(VHDL)等方法來描述電路邏輯關(guān)系,可直接對安裝在目標板上的器件編程。它易學、易用、簡化了系統(tǒng)設(shè)計,減小了系統(tǒng)規(guī)模,縮短設(shè)計周期,降低了生產(chǎn)設(shè)計成本,從而給電子產(chǎn)品的設(shè)計和生產(chǎn)帶來了革命性的變化。   1、系統(tǒng)結(jié)構(gòu)
            • 關(guān)鍵字: 工業(yè)控制  FPGA  CPLD  LED  伺服控制  

            基于DSP和CPLD的智能相機系統(tǒng)設(shè)計與研制

            • 作者結(jié)合DSP技術(shù)、CPLD/FPGA技術(shù),以及圖像處理技術(shù)、傳感器技術(shù)等,開發(fā)設(shè)計出一種實用的嵌入式實時圖像處理系統(tǒng)――工業(yè)用智能相機,實現(xiàn)了產(chǎn)品質(zhì)量的自動檢測和分類。
            • 關(guān)鍵字: 德州儀器  系統(tǒng)  設(shè)計  研制  相機  智能  DSP  CPLD  基于  

            PowerPC和Dallas的時鐘芯片接口設(shè)計

            •   摘要:分析摩托羅位的PowerPC系列處理器和Dallas的實時時鐘芯片的時序,并詳細給出一種較為實用的接口設(shè)計方法。     關(guān)鍵詞:實時時鐘 CPLD PowerPC 地址/數(shù)據(jù)復用   在通信領(lǐng)域,摩托羅位的PowerPC(如MPC850、MPC860、MPC8260等)的應(yīng)用越來越廣泛。由于這些嵌入式CPU上集成著豐富的通信資源(如快速以太網(wǎng)接口、多個串口等),而且有較高的運行速度和較低的價位,故在一些遠程測控領(lǐng)域的應(yīng)用也越來越多。同時在許多系統(tǒng)中都需要實時
            • 關(guān)鍵字: 實時時鐘  CPLD  PowerPC  地址/數(shù)據(jù)復用  MCU和嵌入式微處理器  

            基于CPLD/FPGA的出租車計費器系統(tǒng)的設(shè)計實現(xiàn)

            • 1 引言   隨著EDA技術(shù)的發(fā)展及大規(guī)??删幊踢壿嬈骷﨏PLD/FPGA的出現(xiàn),電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了巨大的變化,通過EDA技術(shù)對CPLD/FP-GA編程開發(fā)產(chǎn)品,不僅成本低、周期短、可靠性高,而且可隨時在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心,附加一定外圍電路組成的出租車計費器系統(tǒng)。   2 系統(tǒng)總體結(jié)構(gòu)   基于CPLD的出租車計費器的組成如圖1所示。各部分主要功能包括:信號輸入模塊對車輪傳感器傳送的脈沖信號進行計數(shù)(
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  CPLD  FPGA  計費器  嵌入式  

            基于CPLD的PSK系統(tǒng)設(shè)計

            • 1 引言   現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向[5]。從模擬調(diào)制到數(shù)字調(diào)制,從二進制發(fā)展到多進制調(diào)制,雖然調(diào)制方式多種多樣,但都是朝著使通信系統(tǒng)更高速、更可靠的方向發(fā)展。一個系統(tǒng)的通信質(zhì)量,很大程度上依賴于所采用的調(diào)制方式。因此,對調(diào)制方式的研究,將直接決定著通信系統(tǒng)質(zhì)量的好壞[1]。   復雜可編程邏輯器件(CPLD)結(jié)合了專用集成電路和DSP的優(yōu)勢,既具有很高的處理速度,又具有一定的靈活性。因此,基于CPLD的數(shù)字調(diào)
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  CPLD  PSK  調(diào)制解調(diào)  VHDL  嵌入式  

            CPLD與絕對式編碼器高速通信在高精度高速伺服單元中的應(yīng)用

            • 摘要: 本文論述高精高速伺服單元中的CPLD與高精度的絕對式編碼器之間如何實現(xiàn)高速通信。關(guān)鍵詞: CPLD;絕對式編碼器;通信 引言目前國內(nèi)數(shù)控機床中的伺服電機一般都是配套增量式編碼器,而增量式編碼器的精度并不太高且輸出的是并行信號,欲提高其精度就必然要增大編碼器的設(shè)計難度和增多并行信號的輸出,這樣就不利于伺服單元與編碼器的長距離通信。而采用絕對式編碼器,除了其精度比增量式編碼器高幾倍以外,其信號的輸入輸出都采用高速串行通信,節(jié)省了通信線路便于長距離的通信。在編碼器的另一端,采用CP
            • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機  0707_A  雜志_設(shè)計天地  CPLD  絕對式編碼器  通信  

            一種基于CPLD的曼徹斯特編解碼器設(shè)計

            • 引言   雖然計算機通信的方法和手段多種多樣,但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號加到數(shù)據(jù)傳輸信道上進行傳輸,并在接收點將原始發(fā)送的數(shù)據(jù)正確地恢復過來。由于計算機產(chǎn)生的一般都是數(shù)字信號,因此計算機之間的通信實際上都屬于數(shù)據(jù)通信。曼徹斯特碼編解碼器是1553B總線接口中不可缺少的重要組成部分。曼徹斯特碼編解碼器設(shè)計的好壞直接影響總線接口的性能。在數(shù)控測井系統(tǒng)和無線監(jiān)控等領(lǐng)域,曼徹斯特碼編解碼器都有廣泛應(yīng)用。 1 數(shù)據(jù)通信系統(tǒng)結(jié)構(gòu)     圖1所示是數(shù)據(jù)通信系統(tǒng)的基本構(gòu)成。在計算機通信中
            • 關(guān)鍵字: CPLD  曼徹斯特  嵌入式系統(tǒng)  單片機  嵌入式  

            用CPLD實現(xiàn)DSP2407A與S3C4480的通信

            • 本設(shè)計以Xilinx公司的XC95108為例,通過在CPLD中開辟2塊獨立的SRAM區(qū)域(各1字節(jié))來實現(xiàn)DSP2407A與S3C4480的并行通信。
            • 關(guān)鍵字: S3C4480  2407A  CPLD  2407    

            基于CPLD的120MHz高速A/D采集卡的設(shè)計

            • 介紹了一種基于復雜可編程邏輯器件(CPLD)的120MHz高速A/D采集卡的設(shè)計方法。
            • 關(guān)鍵字: CPLD  120  MHz  采集    
            共781條 48/53 |‹ « 44 45 46 47 48 49 50 51 52 53 »
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473