在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> cpld-jtag接口

            讓Verilog仿真狀態(tài)機(jī)時(shí)可以顯示狀態(tài)名

            基于Nios的DDS高精度信號源實(shí)現(xiàn)

            FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享

            FPGA基礎(chǔ)入門

            基于DSP實(shí)現(xiàn)的PWM整流回饋系統(tǒng)的設(shè)計(jì)

            • 基于DSP實(shí)現(xiàn)的PWM整流回饋系統(tǒng)的設(shè)計(jì), 摘 要:本文主要介紹了基于DSP實(shí)現(xiàn)的PWM整流回饋系統(tǒng)的設(shè)計(jì)。該設(shè)計(jì)可以做到輸入電流正弦、單位功率因數(shù)、直流母線電壓輸出穩(wěn)定,具有良好的動(dòng)態(tài)性能并可實(shí)現(xiàn)能量的雙向流動(dòng)(即四象限運(yùn)行),最終給出實(shí)驗(yàn)波形,
            • 關(guān)鍵字: DSP  控制器  模擬  信號采集  CPLD  

            基于CPLD和AD9857的數(shù)字化多模式調(diào)制單元設(shè)計(jì)

            • 摘要: 介紹了一種跟蹤雷達(dá)數(shù)字化多模式調(diào)制單元的設(shè)計(jì)方案, 給出了使用CPLD和DDS芯片AD9857 (數(shù)字正交上變頻器) 來生成調(diào)制信號的實(shí)現(xiàn)方法, 同時(shí)以脈內(nèi)相位編碼信號和非線性調(diào)頻信號為例, 給出了其軟件實(shí)現(xiàn)方法,
            • 關(guān)鍵字: CPLD  9857  AD  數(shù)字化    

            面向超低功耗設(shè)計(jì)的微控制器功效優(yōu)化方案

            基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)設(shè)計(jì)

            • 0引言近年來,隨著信息技術(shù)的發(fā)展,網(wǎng)絡(luò)化日加普遍,以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域,一些小型...
            • 關(guān)鍵字: FPGA  IP  嵌入式  PLD  CPLD  SoC  數(shù)字信號處理  消費(fèi)電子  FPGA  

            基于PCI接口芯片外擴(kuò)FIFO的FPGA實(shí)現(xiàn)

            基于FPGA的MIII總線與RS422通信協(xié)議轉(zhuǎn)換板的設(shè)計(jì)

            FPGA設(shè)計(jì)工具淺談

            • 作為一個(gè)負(fù)責(zé)FPGA企業(yè)市場營銷團(tuán)隊(duì)工作的人,我不得不說,由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)...
            • 關(guān)鍵字: FPGA  IP  嵌入式  PLD  CPLD  SoC  數(shù)字信號處理  消費(fèi)電子  FPGA  

            FPGA硬件電路的調(diào)試

            基于CPLD的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

            • 摘要:隨著數(shù)字化生活的到來,數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來越顯著。模擬信號和數(shù)字信號之間的轉(zhuǎn)換已成為計(jì)算機(jī)控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng),以可編程邏輯器件實(shí)現(xiàn)的數(shù)據(jù)采集系統(tǒng)具有時(shí)鐘頻
            • 關(guān)鍵字: CPLD  多路數(shù)據(jù)采集  系統(tǒng)    

            一種基于CPLD的QDPSK調(diào)制解調(diào)電路設(shè)計(jì)

            • 為了在CDMA系統(tǒng)中更好地應(yīng)用QDPSK數(shù)字調(diào)制方式,在分析四相相對移相(QDPSK)信號調(diào)制解調(diào)原理的基礎(chǔ)上,設(shè)計(jì)了一種QDPSK調(diào)制解調(diào)電路,它包括串并轉(zhuǎn)換、差分編碼、四相載波產(chǎn)生和選相、相干解調(diào)、差分譯碼和并串轉(zhuǎn)換電路。在MAX+PLUS II軟件平臺(tái)上,進(jìn)行了編譯和波形仿真。綜合后下載到復(fù)雜可編程邏輯器件EPM7128SLC84-15中,測試結(jié)果表明,調(diào)制電路能正確選相,解調(diào)電路輸出數(shù)據(jù)與QDPSK調(diào)制輸入數(shù)據(jù)完全一致,達(dá)到了預(yù)期的設(shè)計(jì)要求。
            • 關(guān)鍵字: cpld  

            基于CPLD的高分辨率AD轉(zhuǎn)換電路設(shè)計(jì)

            • 本次設(shè)計(jì)應(yīng)用V /F轉(zhuǎn)換器實(shí)現(xiàn)高分辨率AD轉(zhuǎn)換,具有較高的滿刻度頻率響應(yīng)、低功耗和較低的非線性度等特點(diǎn),廣泛應(yīng)用于儀器儀表對溫度的控制中,滿足對設(shè)定溫度控制穩(wěn)定性的要求。在系統(tǒng)設(shè)計(jì)中采用CPLD實(shí)現(xiàn)頻率計(jì)數(shù)功能,是數(shù)字系統(tǒng)精確測量頻率一種方法:在采樣時(shí)間內(nèi)同時(shí)對標(biāo)準(zhǔn)頻率信號和被測頻率信號計(jì)數(shù)。采樣完成后,把二者的計(jì)數(shù)值相比,再乘以標(biāo)準(zhǔn)頻率就可以得到被測頻率的精確值。
            • 關(guān)鍵字: CPLD  AD轉(zhuǎn)換  高分辨率  電路設(shè)計(jì)    
            共781條 32/53 |‹ « 30 31 32 33 34 35 36 37 38 39 » ›|
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473