cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

FPGA芯片選擇策略

FPGA器件的選用同其它通用邏輯器件不同，除考慮器件本身的性能外，軟件下具也很重要。目前市場(chǎng)上已有的FPGA器件生產(chǎn)廠家有20多個(gè)，而設(shè)計(jì)軟件除生產(chǎn)廠
關(guān)鍵字： FPGA FPGA選型 FPGA選型策略和原則

1. 概述本設(shè)計(jì)基于CPLD設(shè)計(jì)一款數(shù)字溫度計(jì)，溫度傳感器使用DS18B20，CPLD采用EPM240T100C5。DS18B20 具有體積小，硬件開銷低(只需要一根信號(hào)線)，抗干
關(guān)鍵字：溫度計(jì) cpld

1 功能概述流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅，多個(gè)LED燈組成一個(gè)陣列，依次逐個(gè)點(diǎn)亮的時(shí)候像流水一樣，所以叫流水燈。由于
關(guān)鍵字：流水燈 Verilog fpga

隨著電子技術(shù)的飛速發(fā)展，存儲(chǔ)器的種類日益繁多，每一種存儲(chǔ)器都有其獨(dú)有的操作時(shí)序，為了提高存儲(chǔ)器芯片的測(cè)試效率，一種多功能存儲(chǔ)器芯片的測(cè)試系統(tǒng)
關(guān)鍵字：測(cè)試控制 FPGA

　　目前，圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分，基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國(guó)還只是起步階段，沒有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國(guó)在開發(fā)這類產(chǎn)品時(shí)，沒有統(tǒng)一的開發(fā)標(biāo)準(zhǔn)和共用的開發(fā)平臺(tái)，而且沒有可靠的功能和性能測(cè)試標(biāo)準(zhǔn)，各個(gè)企業(yè)的開發(fā)技術(shù)力量分散，極大的影響了該類產(chǎn)品開發(fā)的效率和可靠性。而制造出來的產(chǎn)品同國(guó)外同類產(chǎn)品相比，功能相差太大，沒有競(jìng)爭(zhēng)力，市場(chǎng)基本上被國(guó)外公司所占領(lǐng)。因此，開發(fā)一個(gè)該類嵌入式系統(tǒng)勢(shì)在必行。　　系統(tǒng)總體方案　　為了實(shí)現(xiàn)自動(dòng)圖像報(bào)警和圖像采集，本文
關(guān)鍵字： FPGA 芯片

眾所周知FPGA的硬件資源被劃分為若干個(gè)不同的bank，Xilinx一些高端的FPGA器件由22個(gè)甚至更多個(gè)bank組成，這樣設(shè)計(jì)主要是為了提高靈活性。FPGA的I/O支持
關(guān)鍵字： FPGA 轉(zhuǎn)換器

RSA算法是一種最廣為使用的ldquo;非對(duì)稱加密算法rdquo;，一般公鑰/私鑰長(zhǎng)度越長(zhǎng)，安全性就越好，計(jì)算也越復(fù)雜。百度云https改造中應(yīng)用了RSA 2048加解
關(guān)鍵字： FPGA 驅(qū)動(dòng)

物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動(dòng)，集成電路技術(shù)和計(jì)算機(jī)技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計(jì)系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化，各種電子系
關(guān)鍵字： EDA技術(shù) FPGA 設(shè)計(jì)

導(dǎo)言：循環(huán)神經(jīng)網(wǎng)絡(luò)(RNNs)具有保留記憶和學(xué)習(xí)數(shù)據(jù)序列的能力。由于RNN的循環(huán)性質(zhì)，難以將其所有計(jì)算在傳統(tǒng)硬件上實(shí)現(xiàn)并行化。當(dāng)前CPU不具有大規(guī)模并行
關(guān)鍵字：嵌入式 FPGA

摘要：本文研究了一種運(yùn)用FPGA進(jìn)行數(shù)據(jù)處理的方法，包括：提取輸入數(shù)據(jù)的高log2M個(gè)比特位的數(shù)據(jù)，作為高有效位，根據(jù)預(yù)先設(shè)置的目標(biāo)函數(shù)的計(jì)算表格，
關(guān)鍵字：數(shù)字信號(hào) FPGA

摘要：為了滿足高速圖像數(shù)據(jù)采集系統(tǒng)中對(duì)高帶寬和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設(shè)計(jì)方法，提出了一種基于Verilog-HDL 語言的
關(guān)鍵字：控制器 FPGA

IODelay是Xilinx FPGA IO結(jié)構(gòu)內(nèi)，一個(gè)很有用處的單元，至少從Spartan6/Virtex5時(shí)代開始，就已經(jīng)集成了這一技術(shù)，在很多高速接口互聯(lián)時(shí)，我們都可能找到
關(guān)鍵字： FPGA

在啟動(dòng)目前的大型系統(tǒng)單芯片 FPGA 的多重電軌時(shí)，有許多技巧可用來控制其啟動(dòng)順序和時(shí)序。遵照裝置制造商所指定的正確順序甚為重要，如此可避免裝置抽
關(guān)鍵字： FPGA 電源定序

導(dǎo)語基于FPGA的通用CNN加速設(shè)計(jì)，可以大大縮短FPGA開發(fā)周期，支持業(yè)務(wù)深度學(xué)習(xí)算法快速迭代;提供與GPU相媲美的計(jì)算性能，但擁有相較于GPU數(shù)量級(jí)的延時(shí)
關(guān)鍵字： FPGA 控制

現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)和高性能數(shù)字信號(hào)處理器(DSP)是高速信號(hào)處理領(lǐng)域兩大關(guān)鍵器件，F(xiàn)PGA和DSP的運(yùn)算速度及并行處理效能成為制約高速信號(hào)處理應(yīng)
關(guān)鍵字： Virtex FPGA 嵌入式信號(hào)處理