cadence 文章 進入cadence技術社區(qū)
Cadence為臺積電16納米FinFET+ 制程推出一系列IP組合
- 全球知名的電子設計創(chuàng)新領導者Cadence設計系統(tǒng)公司今日宣布為臺積電16納米FinFET+ 制程推出一系列IP組合。 Cadence所提供的豐富IP組合能使系統(tǒng)和芯片公司在16納米FF+的先進制程上相比于16納米FF工藝，獲得同等功耗下15%的速度提升、或者同等速度下30%的功耗節(jié)約。 目前在開發(fā)16 FF+工藝的過程中，Cadence的IP產(chǎn)品組合包括了在開發(fā)先進制程系統(tǒng)單芯片中所需的多種高速協(xié)議，其中包括關鍵的內(nèi)存、存儲和高速互聯(lián)標準。IP將在2014年第四季度初通過測試芯片測試。有關IP
- 關鍵字： Cadence 臺積電 FinFET
Cadence數(shù)字與定制/模擬工具通過臺積電16FF+制程的認證，并與臺積電合作開發(fā)10納米FinFET工藝
- 全球知名電子設計創(chuàng)新領先公司Cadence設計系統(tǒng)公司今日宣布，其數(shù)字和定制/模擬分析工具已通過臺積電公司16FF+制程的V0.9設計參考手冊(Design Rule Manual，DRM) 與SPICE認證，相比于原16納米FinFET制程，可以使系統(tǒng)和芯片公司通過此新工藝在同等功耗下獲得15%的速度提升、或者在同等速度下省電30%。目前16FF+ V1.0認證正在進行中，計劃于2014年11月實現(xiàn)。Cadence也和臺積電合作實施了16FF+ 制程定制設計參考流程的多處改進。此外，Cadence也
- 關鍵字： Cadence 臺積電 FinFET
Cadence推出Voltus-Fi定制型電源完整性方案
- 8月5日，Cadence公司在上海隆重舉辦年度CDNLive使用者大會。期間，Cadence宣布推出Voltus-Fi定制型電源完整性解決方案，芯片簽收與驗證部門產(chǎn)品營銷總監(jiān)Jerry Zhao向行業(yè)媒體具體講解了新產(chǎn)品的特點。 VoltusTM-Fi定制型電源完整性解決方案具備晶體管級的電遷移和電流電阻壓降分析技術(EMIR)，獲得晶圓廠在電源簽收中SPICE級精度的認證，從而創(chuàng)建了設計收斂的最快路徑。新的解決方案采用Cadence Spectre? APS(Accelerated P
- 關鍵字： Cadence Voltus-Fi SPICE 201409
Cadence在上海成功舉辦2014年使用者大會CDNLive 2014！
- 全球電子設計創(chuàng)新領先公司Cadence設計系統(tǒng)公司 (Cadence Design Systems, Inc) 在上海浦東嘉里大酒店舉辦年度CDNLive使用者大會，會議集聚了Cadence的技術用戶、開發(fā)者、業(yè)界專家與行業(yè)媒體700多人，Cadence工具的開發(fā)專家和使用者們面對面分享重要設計與驗證問題的解決經(jīng)驗，探討高級晶片、SoC和系統(tǒng)的技術潮流趨勢。 5號早上，Cadence公司副總裁兼中國區(qū)總經(jīng)理劉國軍先生首先代表公司歡迎業(yè)界客戶、合作伙伴、專家學者及媒體朋友的到來。Cadence總裁
- 關鍵字： Cadence CDNLive SoC
Cadence推出16納米FinFET制程DDR4 PHY IP
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)于2014年5月20日宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP(知識產(chǎn)權)。16納米技術與Cadence創(chuàng)新的架構(gòu)相結(jié)合，可幫助客戶達到DDR4標準的最高性能，亦即達到3200Mbps的級別，相比之下，目前無論DDR3還是DDR4技術，最高也只能達到2133Mbps的性能。通過該技術，需要高內(nèi)存帶寬的服務器、網(wǎng)絡交換、存儲器結(jié)構(gòu)和其他片上系統(tǒng)(SoC)現(xiàn)在可以使用Cadence? DD
- 關鍵字： Cadence DDR4 PHY IP CRC
海思HiSilicon擴大采用Cadence Palladium XP平臺運用于移動和數(shù)字媒體SoC與ASIC開發(fā)
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)于2014年5月13日宣布，海思半導體(HiSilicon Semi)進一步擴大采用Cadence? Palladium? XP 驗證運算平臺作為其仿真方案，運用于移動和數(shù)字媒體System-on-Chip (SoC) 與 ASIC開發(fā)。 海思提供通信網(wǎng)絡和數(shù)字媒體的ASICs 和 SoCs，包括網(wǎng)絡監(jiān)控，視頻電話，數(shù)字視頻廣播與IPTV解決方案。這些市場的解決方案需要高水準質(zhì)量與經(jīng)得起磨練的硬件軟件驗
- 關鍵字： Cadence ASICs SoCs
一種使用Cadence PI對PCB電源完整性的分析方法
- 摘要：為了解決高速多層PCB的電源完整性問題，縮短其開發(fā)周期，提高其工作性能，以ARM11核心系統(tǒng)為例，提出利用Cadence PI對PCB進行電源完整性分析的方法。通過對電源系統(tǒng)目標阻抗分析，確定去耦電容的數(shù)值，數(shù)量以及布局;對電源平面進行直流壓降和電流密度分析，改善PCB設計，優(yōu)化系統(tǒng)的電源完整性。利用動態(tài)電子負載搭建的測試平臺，對電源仿真分析后制作的PCB進行測試，系統(tǒng)電源完整性較好，表明分析的結(jié)果是有效的。 隨著現(xiàn)代高速信號的速率越來越快，信號邊緣越來越陡，芯片的供電電壓的進一步降低，時鐘頻率和
- 關鍵字： Cadence
Xilinx與Cadence推出可擴展虛擬平臺用于嵌入式軟件開發(fā)
- ? Xilinx,?Inc.?與?Cadence?設計系統(tǒng)公司日前宣布共同合作開發(fā)了業(yè)界首個用于在硬件成型之前對基于Xilinx?Zynq?-7000可擴展式處理平臺(EPP)系統(tǒng)進行系統(tǒng)設計、軟件開發(fā)與測試的虛擬平臺。該方案進一步改善了Xilinx的基于ARM?處理器平臺的開發(fā)環(huán)境，為嵌入式軟件設計師改善了開發(fā)流程，讓軟件內(nèi)容能夠驅(qū)動硬件設計?！ 皬?008年開始，Xilinx已經(jīng)為Zynq-7000?EPP設計了一套全面的開發(fā)工
- 關鍵字： Xilinx Zynq-7000 Cadence
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監(jiān)控半導 [ 查看詳細 ]
cadence相關帖子
cadence資料下載
cadence視頻
cadence專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473