avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

基于FPGA的高速數(shù)字隔離型串行ADC及應(yīng)用

1．引言目前，逆變器在很多領(lǐng)域有著越來越廣泛地應(yīng)用。對逆變器的研究具有十分重要的意義和廣闊的工...
關(guān)鍵字： FPGA ADC 高速數(shù)字隔離型串行

采用FPGA設(shè)計(jì)SDH光傳輸系統(tǒng)設(shè)備時(shí)鐘

SDH設(shè)備時(shí)鐘(SEC)是SDH光傳輸系統(tǒng)的重要組成部分，是SDH設(shè)備構(gòu)建同步網(wǎng)的基礎(chǔ)，也是同步數(shù)字體系(SDH)可靠...
關(guān)鍵字： FPGA SDH SEC Altera TSP8500

基于FPGA的動態(tài)可重構(gòu)系統(tǒng)的通信結(jié)構(gòu)研究

基于SRAM的FPGA的問世標(biāo)志著現(xiàn)代可重構(gòu)計(jì)算技術(shù)的開端，并極大地推動了其發(fā)展?？芍貥?gòu)計(jì)算技術(shù)能夠提供硬...
關(guān)鍵字： FPGA 動態(tài)可重構(gòu) 通信

一種基于FPGA/DSP的靈巧干擾平臺設(shè)計(jì)與實(shí)現(xiàn)

引言目前，通信干擾的手段以信號大功率壓制為主，本質(zhì)上屬于物理層能量干擾，存在效費(fèi)比低，且容易暴露自...
關(guān)鍵字： FPGA DSP 干擾平臺

喇叭狀鰭片設(shè)計(jì)可提高針鰭散熱片散熱效率

　　近年來，尖端FPGA的功能快速發(fā)展到了前所未有的高度。但不幸的是，功能方面的快速發(fā)展也隨之加大了對散熱的需求。因此，設(shè)計(jì)人員需要更高效的散熱片來為集成電路提供足夠的降溫需求。　　為了滿足上述需求，熱管理供應(yīng)商推出了多種可提供給定容量下更強(qiáng)降溫效果的高性能散熱片設(shè)計(jì)方案。喇叭狀針鰭散熱器就是近年來推出的比較重要的技術(shù)之一。這種散熱器最初設(shè)計(jì)用于FPGA降溫，其具有的某些特性使之特別適用于普通FPGA環(huán)境。　　更好的降溫和氣流管理　　喇叭狀針鰭散熱片置有一系列圓柱形引腳。如圖1所示，這些引腳作
關(guān)鍵字：散熱 FPGA

多路同步串口的FPGA傳輸實(shí)現(xiàn)

　　引言　　隨著集成電路技術(shù)的發(fā)展，F(xiàn)PGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿足實(shí)時(shí)性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢，本文主要研究FPGA在高速多路數(shù)據(jù)傳輸中的應(yīng)用。　　系統(tǒng)結(jié)構(gòu) 　　在DSP多路串行數(shù)據(jù)同時(shí)向ARM發(fā)送的系統(tǒng)中，因?yàn)閿?shù)據(jù)通道有并行要求，應(yīng)用FPGA硬件并行的特點(diǎn)，由FPGA并行接收多路數(shù)據(jù)，經(jīng)過緩沖后再發(fā)送至ARM進(jìn)行數(shù)據(jù)的高級處理的方案，系
關(guān)鍵字：多路同步串口 FPGA DSP

NI宣布NI FlexRIO產(chǎn)品線增加新成員

　　美國國家儀器有限公司(National Instruments，簡稱NI)于2010年2月15 日宣布NI FlexRIO產(chǎn)品線增加新成員，新增支持PXI Express的NI FlexRIO FPGA模塊和新的基帶收發(fā)適配器模塊。這些新產(chǎn)品為高速信號處理和其他自動化測試測量應(yīng)用提供了優(yōu)化的解決方案，同時(shí)也是業(yè)界第一個(gè)商業(yè)現(xiàn)成可用(COTS)的兼具NI LabVIEW FPGA技術(shù)靈活性與高速可重配置I/O的PXI/PXI Express系統(tǒng)解決方案。利用新的PXI Express連接性和Peer-t
關(guān)鍵字： NI FlexRIO FPGA 基帶

直擴(kuò)導(dǎo)航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

直擴(kuò)導(dǎo)航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設(shè)計(jì)與實(shí)現(xiàn),　引言　　擴(kuò)頻接收機(jī)載波的同步包括捕獲和跟蹤兩個(gè)過程，載波捕獲即多普勒頻移的粗略估計(jì)通常包含在偽碼同步過程中，而精確的載波相位及多普勒頻移則通過FLL（鎖頻環(huán)）和PLL（鎖相環(huán)）跟蹤來實(shí)現(xiàn)。鎖頻環(huán)直接跟蹤載
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) FPGA 塔斯系統(tǒng) 數(shù)字導(dǎo)航

基于FPGA設(shè)計(jì)DSP的實(shí)踐與改進(jìn)

當(dāng)設(shè)計(jì)的系統(tǒng)需要對數(shù)字信號進(jìn)行處理時(shí)，常采用通用 DSP（Digital Signal Process）處理器，這樣的設(shè)計(jì)方案通用性好，且還有各種較為成熟的 DSP算法可以參考。但是，這類方案通常是雙核設(shè)計(jì)，即采用通用控制器（MCU）加上通用 DSP處理器實(shí)現(xiàn)，在實(shí)現(xiàn)系統(tǒng)時(shí)開發(fā)的復(fù)雜程度、難度都較大，也難以滿足定制特殊處理的需要。為了解決這些問題，人們開始尋求新的設(shè)計(jì)方案，基于通用處理器加上FPGA（大規(guī)?？删庨T陣列）的架構(gòu)方案逐漸成為主流，在新的方案中通用控制器完成控制和管理功能，專用的數(shù)字信號處理和組
關(guān)鍵字： FPGA DSP 實(shí)踐

用FPGA實(shí)現(xiàn)音頻采樣率的轉(zhuǎn)換

如今，即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計(jì)算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時(shí)鐘速度處理信號。不過，直到現(xiàn)在，音頻信號處理中還很少需要用到這些功能。串行實(shí)現(xiàn)千
關(guān)鍵字： FPGA 音頻采樣率轉(zhuǎn)換

軟件無線電技術(shù)與可重配置計(jì)算體系結(jié)構(gòu)

1．技術(shù)趨勢
　　現(xiàn)代無線通信的主體是移動通信。參照ITU建議M1225，移動通信是在復(fù)雜多變的移動環(huán)境下工作的，因此必須考慮嚴(yán)重的時(shí)變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中，特別是在碼分多址(CDMA)系統(tǒng)中，為了
關(guān)鍵字：計(jì)算體系結(jié)構(gòu) 配置技術(shù) 無線電軟件 DSP FPGA

優(yōu)化FPGA功耗的設(shè)計(jì)技術(shù)

無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應(yīng)等等，各種不同因素都在迅速推動系統(tǒng)設(shè)計(jì)人員關(guān)注節(jié)能問題。一項(xiàng)有關(guān)設(shè)計(jì)優(yōu)先考慮事項(xiàng)的最新調(diào)查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在
關(guān)鍵字： FPGA 功耗設(shè)計(jì)技術(shù)

多天線多載波的數(shù)字上下變頻的FPGA實(shí)現(xiàn)

本文的主要目的就是介紹多天線多載波數(shù)字上下變頻的FPGA實(shí)現(xiàn)方法,以及Altera提供的一種數(shù)字信號處理的工具,DSP BUILDER。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 變頻上下載波數(shù)字天線數(shù)字信號

Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

　　Altera公司今天宣布，開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應(yīng)用，為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場等多種大批量應(yīng)用目前廣泛采用了Arria II GX FPGA。　　Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65，它們分別具有45K邏輯單元(LE)和65K LE。對于接入設(shè)備、遠(yuǎn)程射頻前端、HD視頻攝像機(jī)和保密設(shè)備等低成本
關(guān)鍵字： Altera 40納米 Arria FPGA

賽靈思發(fā)布28納米FPGA平臺推進(jìn)可編程技術(shù)

賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。據(jù)悉，目前過高的ASIC設(shè)計(jì)和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對軟硬件可編程性的需求，與當(dāng)前經(jīng)濟(jì)不景氣且員工數(shù)量減少的狀況相互交織，令當(dāng)前的現(xiàn)實(shí)環(huán)境雪上加霜，迫使電子產(chǎn)品設(shè)計(jì)人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術(shù)勢在必行的重要驅(qū)動因素。同時(shí)，功耗管理及其對系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計(jì)人員和制造商所首要關(guān)注的問題。隨著競爭日益激烈，盡力降低功耗
關(guān)鍵字： Xilinx FPGA