- 影響FPGA設計周期生產力的最大因素是什么？-提高FPGA設計生產力的工具、技巧和方法，9影響FPGA設計周期生產力的最大因素是什么？
- 關鍵字：
FPGA 時序
- FPGA學習的四大誤區(qū)-FPGA為什么是可以編程的？恐怕很多菜鳥不知道，他們也不想知道。因為他們覺得這是無關緊要的。他們潛意識的認為可編程嘛，肯定就是像寫軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語言或者其它軟件編程語言一樣。
- 關鍵字：
FPGA 可編程邏輯
- 在FPGA開發(fā)中盡量避免全局復位的使用？（2）-在Xilinx 的FPGA器件中，全局的復位/置位信號（Global Set/Reset (GSR)）（可以通過全局復位管腳引入）是幾乎絕對可靠的，因為它是芯片內部的信號。
- 關鍵字：
FPGA
- 如何使用腳本對Xilinx FPGA編程-最近在做一個GUI的項目，想試著用FPGA實現一個簡單的GUI。硬件基本模塊和整個硬件系統(tǒng)已經完成設計，但是軟件程序上還處在調試階段，由于程序比較大，FPGA內部的BRAM已經完全不夠用了，只能將運行的程序放到DDR DRAM中
- 關鍵字：
GUI FPGA Xilinx
- 為基于FPGA的嵌入式系統(tǒng)進行安全升級-“系統(tǒng)正在更新，請勿關閉電源?！蔽覀兌伎吹竭^這個警告，它通常在電子器件要在閃存安裝代碼更新時出現。如果更新被中斷，閃存將無法正確更新，代碼將會損壞，而器件無法運行，即“磚頭化” （bricked）。這種大家熟悉的警告存在的原因，是因為使用閃存的大多數半導體器件在編程或擦除操作期間需要一直供電。顯然，防止器件“磚頭化”是非常重要的。但是，只發(fā)出警告就夠了嗎？有些嵌入式器件甚至都沒有用戶顯示器，因此無法產生警告。在設計中如何才能確保可靠且安全的遠程系統(tǒng)更新呢？
- 關鍵字：
fpga 嵌入式系統(tǒng)
- FPGA全局時鐘和第二全局時鐘資源的使用方法-目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘,以達到最低的時鐘抖動和延遲。
- 關鍵字：
全局時鐘 FPGA 賽靈思
- Verilog設計中的一些避免犯錯的小技巧-這是一個在設計中常犯的錯誤列表，這些錯誤常使得你的設計不可靠或速度較慢，為了提高你的設計性能和提高速度的可靠性你必須確定你的設計通過所有的這些檢查。
- 關鍵字：
FPGA Verilog
- 基于verilog的FPGA編程經驗總結-用了半個多月的ISE，幾乎全是自學起來的，碰到了很多很多讓人DT好久的小問題，百度也百不到，后來還是都解決了，為了盡量方便以后的剛學ISE的童鞋不再因為一些小問題而糾結，把這幾天的經驗總結了一下。好了，廢話不多說，上料！
- 關鍵字：
verilog FPGA
- 多核處理器會取代FPGA嗎？-有人認為諸如圖形處理器（GPU）和Tilera處理器等多核處理器在某些應用中正逐步替代現場可編程門陳列（FPGA）。理由是這些多核處理器的處理性能要高很多，例如，由于GPU起初主要負責圖形繪制，因此，其尤其善于處理單精度（SP）及（某種情況下）雙精度（DP）浮點（FP）運算。
- 關鍵字：
FPGA GPU Tilera
- 7 50T 入門級FPGA評估套件上手評測-FPGA即現場可編程門陣列，屬于可編程邏輯器件的一種。隨著工藝的進步和EDA設計工具的不斷發(fā)展，FPGA的門檻（學習成本和價格成本）也越來越低，目前已經成為實現數字系統(tǒng)的主流平臺之一。
- 關鍵字：
FPGA 可編程邏輯 Xilinx
- FPGA的快速入門經驗談（part1）-有很多年輕人，被割裂了歷史，被荒廢了未來，迷茫， 迷茫到幾乎絕望，不過，他們還年輕，青春尚存，還有創(chuàng)造力，還有奮斗的資本，其中不乏不甘心被拋棄，被覆蓋之人。
- 關鍵字：
FPGA 單片機
- FPGA開發(fā)技巧之同步復位與異步復位的理解-前兩天和師兄討論了一下design rule其中提到了同步異步復位的比較這個常見問題，據說也是IC公司經常問到的一面試題。
- 關鍵字：
FPGA 同步復位 異步復位
- 詳細圖解在NetFPGA上創(chuàng)建一個OpenFlow Switch的網絡-Author: KiKiCompany：Digilent ChinaEmail : Date: 2012.02.14 目的 如 圖所示，我們會創(chuàng)建一個基于OpenFlow Switch的網絡。
- 關鍵字：
FPGA NetFPGA
- 用FPGA實現MAC核所要完成的功能-MAC發(fā)送模塊可將上層協議提供的數據封裝之后通過MII接口發(fā)送給PHY。
- 關鍵字：
FPGA MAC MII
- FPGA verilog實現的1602時鐘計數器-網上很少用人公開這一類代碼，一搜FPGA 1602，都是寫一個靜態(tài)的顯示，在實際應用中，是沒有用的，因此這個簡單的例子，給大家拋磚引玉了！
- 關鍵字：
FPGA 1602時鐘計數器
asic-to-fpga介紹
您好，目前還沒有人創(chuàng)建詞條asic-to-fpga!
歡迎您創(chuàng)建該詞條，闡述對asic-to-fpga的理解，并與今后在此搜索asic-to-fpga的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
