arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

盤點(diǎn)2017年半導(dǎo)體產(chǎn)業(yè)態(tài)勢(shì)：競(jìng)爭(zhēng)加劇，中國(guó)力量崛起

　　從主要半導(dǎo)體公司公布的第三季度財(cái)報(bào)預(yù)期來(lái)看，2017年無(wú)疑將成為豐收的一年，各分析機(jī)構(gòu)也紛紛上調(diào)增長(zhǎng)預(yù)期，普遍認(rèn)為2017年全球半導(dǎo)體產(chǎn)業(yè)增長(zhǎng)率至少在15%以上，這將是自2010年以后最好的年景。“全球半導(dǎo)體產(chǎn)業(yè)競(jìng)爭(zhēng)加劇，中國(guó)半導(dǎo)體產(chǎn)業(yè)自主可控力量正在崛起。”中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)信息部主任任振川在IC China新聞發(fā)布會(huì)發(fā)言中指出，“我們希望通過(guò)年度盛會(huì)IC China能推進(jìn)中國(guó)半導(dǎo)體自主可控的崛起，以及加強(qiáng)與國(guó)際市場(chǎng)的開(kāi)放融合。” 　　宏觀2017年
關(guān)鍵字： FPGA 物聯(lián)網(wǎng)

基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)設(shè)計(jì)

基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)設(shè)計(jì)-本文提出一種基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)將ARM運(yùn)行速度快、計(jì)算精度高的優(yōu)點(diǎn)和FPGA內(nèi)部邏輯的在線可重構(gòu)性等特點(diǎn)相結(jié)合，提高了資源利用率和實(shí)時(shí)性，增強(qiáng)了數(shù)控系統(tǒng)的靈活性。
關(guān)鍵字： ARM FPGA 嵌入式數(shù)控系統(tǒng)

正規(guī)和臨時(shí)版本控制的EDA工具之間有何差異？

正規(guī)和臨時(shí)版本控制的EDA工具之間有何差異？-對(duì)于任何一位電子工程師來(lái)說(shuō)，版本控制都是一個(gè)強(qiáng)大的工具。Aberdeen Group在2011年的研究結(jié)果即是很好的證明。研究表明，61%的一流公司（或者行業(yè)中前20%的領(lǐng)先企業(yè)）使用版本控制來(lái)管理PCB上的每個(gè)數(shù)據(jù)元素，這個(gè)數(shù)字比其他競(jìng)爭(zhēng)對(duì)手高出2.5倍。
關(guān)鍵字： EDA Altium PCB FPGA 嵌入式軟件

FPGA工程師：如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)？

FPGA工程師：如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)？-安全高效的狀態(tài)機(jī)設(shè)計(jì)對(duì)于任何使用FPGA的工程師而言都是一項(xiàng)重要技能。選擇Moore狀態(tài)機(jī)、Mealy狀態(tài)機(jī)還是混合機(jī)取決于整個(gè)系統(tǒng)的需求。無(wú)論選擇哪種類型的狀態(tài)機(jī)，充分掌握實(shí)現(xiàn)方案所需的工具和技巧，將確保您實(shí)現(xiàn)最佳解決方案。本文主要介紹如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)
關(guān)鍵字： FPGA 狀態(tài)機(jī) 通信協(xié)議控制器 FPGA教程

如何利用嵌入式儀器調(diào)試SoC？

如何利用嵌入式儀器調(diào)試SoC？-隨著系統(tǒng)級(jí)芯片（SoC）的復(fù)雜度不斷提高，軟、硬件開(kāi)發(fā)融合所帶來(lái)的挑戰(zhàn)已經(jīng)不可小覷。這些功能強(qiáng)大的系統(tǒng)現(xiàn)在由復(fù)雜的軟件、固件、嵌入式處理器、GPU、存儲(chǔ)控制器和其它高速外
關(guān)鍵字： FPGA SoC 嵌入式

單目攝像頭和FPGA的ADAS產(chǎn)品原型系統(tǒng)

單目攝像頭和FPGA的ADAS產(chǎn)品原型系統(tǒng)-該原型由英特爾和地平線聯(lián)合開(kāi)發(fā)完成，基于地平線最新設(shè)計(jì)的一款低功耗深度神經(jīng)網(wǎng)絡(luò)處理器架構(gòu)IP。分工上，英特爾提供了FPGA硬件平臺(tái)，地平線提供了實(shí)現(xiàn)在FPGA上的深度神經(jīng)處理器架構(gòu)，
關(guān)鍵字：單目攝像頭 FPGA ADAS

工程師分享：基于FPGA的GPU原型優(yōu)化設(shè)計(jì)

工程師分享：基于FPGA的GPU原型優(yōu)化設(shè)計(jì)-Synopsys所做的第一步是啟動(dòng)一個(gè)概念驗(yàn)證項(xiàng)目。這個(gè)項(xiàng)目為Imagination的PowerVR Series6 GPU展示了基于FPGA的原型設(shè)計(jì)。
關(guān)鍵字： FPGA GPU 智能硬件

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)解析

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)解析-多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測(cè)與和技術(shù)應(yīng)用中常用的儀器。
關(guān)鍵字：硬件設(shè)計(jì) 脈沖分析器 FPGA

數(shù)據(jù)解析：手機(jī)處理器那么多核心到底有啥必要

數(shù)據(jù)解析：手機(jī)處理器那么多核心到底有啥必要-桌面平臺(tái)上，多核心處理器大多采用了相同的架構(gòu)，但是在移動(dòng)SoC上，大多數(shù)制造商都選擇了ARM的big.LITTLE方案，即多個(gè)低性能核心+少量高性能核心。
關(guān)鍵字：智能手機(jī) 處理器 ARM Android

工程師深談ARM+FPGA的設(shè)計(jì)架構(gòu)

工程師深談ARM+FPGA的設(shè)計(jì)架構(gòu)-最近學(xué)習(xí)了ARM+FPGA的設(shè)計(jì)架構(gòu)，ARM和FPGA結(jié)構(gòu)的通信大致可以分為兩種。
關(guān)鍵字： FPGA 智能硬件 ARM

精華：基于ARM處理器的機(jī)器人硬件設(shè)計(jì)

精華：基于ARM處理器的機(jī)器人硬件設(shè)計(jì)-隨著人們生活水平的日益提高，我國(guó)人口的老齡化也越來(lái)越明顯，吸塵機(jī)器人作為服務(wù)機(jī)器人的一種，能夠代替人進(jìn)行清掃房間、車間、墻壁等一些簡(jiǎn)單勞動(dòng)。
關(guān)鍵字： ARM 吸塵機(jī)器人

如何選擇更適合你的ARM Cortex內(nèi)核？

如何選擇更適合你的ARM Cortex內(nèi)核？-ARM Cortex內(nèi)核系列提供非常廣泛的具有可擴(kuò)展性的性能選項(xiàng)，設(shè)計(jì)人員有機(jī)會(huì)在多種選項(xiàng)中選擇最適合自身應(yīng)用的內(nèi)核，而非千篇一律的采用同一方案。##介紹過(guò)Cortex-A，下面介紹Cortex-R系列——衍生產(chǎn)品中體積最小的ARM處理器，這一點(diǎn)也最不為人所知。
關(guān)鍵字： ARM Cortex 嵌入式開(kāi)發(fā)

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用-可編程時(shí)鐘振蕩器用作FPGA系統(tǒng)的時(shí)序參考，可提供一系列優(yōu)勢(shì)。其中首要優(yōu)勢(shì)是為了實(shí)現(xiàn)時(shí)鐘樹(shù)優(yōu)化而進(jìn)行高分辨率頻率選擇時(shí)所帶來(lái)的設(shè)計(jì)靈活性，另一個(gè)巨大優(yōu)勢(shì)是具有可以減少電磁干擾（EMI）的擴(kuò)頻調(diào)制功能。
關(guān)鍵字： DLL PLL FPGA

基于FPGA多路冗余視覺(jué)信號(hào)的處理

基于FPGA多路冗余視覺(jué)信號(hào)的處理-采用以FPGA作為核心處理器實(shí)現(xiàn)了對(duì)多路DVI視頻冗余信號(hào)的解碼、編碼實(shí)時(shí)處理以及輸出顯示，并且信號(hào)通道增加冗余設(shè)計(jì)，因而加強(qiáng)了系統(tǒng)的穩(wěn)定性和可靠性。電路設(shè)計(jì)簡(jiǎn)潔，具有較強(qiáng)的靈活性和擴(kuò)展性。通過(guò)實(shí)際測(cè)試結(jié)果表明，系統(tǒng)能夠流暢地對(duì)1600×1200分辨率，60 Hz刷新率，24位真彩色的高清視頻進(jìn)行實(shí)時(shí)處理，其系統(tǒng)可靠、穩(wěn)定，實(shí)用性強(qiáng)。
關(guān)鍵字： FPGA 圖像處理 DVI

基于FPGA的軟硬件協(xié)同仿真加速技術(shù)

基于FPGA的軟硬件協(xié)同仿真加速技術(shù)-在系統(tǒng)設(shè)計(jì)中，硬件復(fù)雜電路設(shè)計(jì)的調(diào)試與仿真工作對(duì)于設(shè)計(jì)者來(lái)說(shuō)十分困難。為了降低仿真復(fù)雜度，加快仿真速度，本文提出利用FPGA加速的思想，實(shí)現(xiàn)軟硬件協(xié)同加速仿真。經(jīng)過(guò)實(shí)驗(yàn)，相對(duì)于純軟件仿真，利用軟硬件協(xié)同加速仿真技術(shù)，仿真速度提高近30倍，大大縮短了仿真時(shí)間。
關(guān)鍵字： FPGA 軟硬件協(xié)同仿真仿真加速