arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

BP神經(jīng)網(wǎng)絡(luò)圖像壓縮算法乘累加單元的FPGA設(shè)計(jì)

0 引言
神經(jīng)網(wǎng)絡(luò)(Neural Networks)是人工神經(jīng)網(wǎng)絡(luò)(Ar-tificial Neural Networks)的簡(jiǎn)稱，是當(dāng)前的研究熱點(diǎn)之一。人腦在接受視覺(jué)感官傳來(lái)的大量圖像信息后，能迅速做出反應(yīng)，并能在腦海中重現(xiàn)這些圖像信息，這
關(guān)鍵字： FPGA BP神經(jīng)網(wǎng)絡(luò) 圖像壓縮算法

小型無(wú)人靶機(jī)掠海定高飛行控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

0 引言
靶機(jī)是無(wú)人機(jī)家族中的一個(gè)重要分支，主要用于模擬作戰(zhàn)飛機(jī)、導(dǎo)彈等威脅目標(biāo)，為防空武器系統(tǒng)試驗(yàn)和訓(xùn)練提供逼真的空中靶標(biāo)。隨著技術(shù)的進(jìn)步，現(xiàn)代反艦導(dǎo)彈多采取“超低空掠海”飛行的突防方式，與之相
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 控制系統(tǒng) 飛行無(wú)人靶機(jī) 小型 ARM

基于ARM9的快速對(duì)星裝置設(shè)計(jì)與實(shí)現(xiàn)

基于ARM9的快速對(duì)星裝置設(shè)計(jì)與實(shí)現(xiàn),0 引言
大中型衛(wèi)星站均具有相應(yīng)的、完善的天線跟蹤伺服系統(tǒng)，天線伺服跟蹤系統(tǒng)依據(jù)信標(biāo)信號(hào)強(qiáng)弱，決定天線轉(zhuǎn)向，驅(qū)動(dòng)天線旋轉(zhuǎn)，達(dá)到準(zhǔn)確對(duì)星。隨著通信技術(shù)和電子技術(shù)的發(fā)展，小型衛(wèi)星站如車載站、便攜站受機(jī)
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 裝置快速 ARM9 基于 ARM

μC／OS-Ⅱ在ARM系列單片機(jī)S3C44B0x上的移植

給出在ARM系列單片機(jī)S3C44B0x上移植嵌入式實(shí)時(shí)操作系統(tǒng)μC／OS-Ⅱ的一種方法，介紹了實(shí)時(shí)操作系統(tǒng)μC／OS-Ⅱ和S3C44B0x單片機(jī)的特點(diǎn)，討論μC／OS-Ⅱ在S3C44B0x上移植的可能性，并成功地將實(shí)時(shí)操作系統(tǒng)μC／OS-Ⅱ移植到S3C44BOx上。在移植過(guò)程中所做的主要工作就是對(duì)μC／OS-Ⅱ源代碼中的三個(gè)主要文件進(jìn)行重新配置和修改。在S3C44B0x開(kāi)發(fā)板上成功實(shí)現(xiàn)該移植過(guò)程，通過(guò)測(cè)試驗(yàn)證了移植代碼的正確性。
關(guān)鍵字： S3C44B0x 移植單片機(jī) 系列 ARM OS-

三線制同步串行通信控制器接口設(shè)計(jì)

0 引言
航天工程領(lǐng)域中，星地通訊等遠(yuǎn)距離遙測(cè)遙控是嵌入式衛(wèi)星數(shù)管計(jì)算機(jī)重要功能之一，利用三線制同步串行遙測(cè)遙控通道對(duì)指令和數(shù)據(jù)進(jìn)行收發(fā)操作是通信鏈路的重要環(huán)節(jié)。
目前許多處理器芯片都已集成了
關(guān)鍵字：接口設(shè)計(jì) 控制器通信同步串行三線 PLD CPLD FPGA

基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路設(shè)計(jì)

設(shè)計(jì)基于AD7543和FPGA的數(shù)／模轉(zhuǎn)換電路，介紹AD7543的主要特點(diǎn)、封裝形式、引腳功能和工作原理，設(shè)計(jì)基于AD7543轉(zhuǎn)換芯片的具體的數(shù)／模轉(zhuǎn)換硬件電路，利用Verilog HDL語(yǔ)言描述AD7543的控制時(shí)序，并給出具體的Veril-og HDL代碼及其仿真結(jié)果。實(shí)踐結(jié)果表明，該設(shè)計(jì)可行，可取代傳統(tǒng)的“CPU+專用的數(shù)／模轉(zhuǎn)換(D／A)芯片”設(shè)計(jì)結(jié)構(gòu)，可進(jìn)一步提高系統(tǒng)的可靠性和抗干擾能力。
關(guān)鍵字： 7543 FPGA AD 模

基于FPGA玻璃缺陷圖像采集處理系統(tǒng)

在進(jìn)行圖像采集過(guò)程中，重點(diǎn)需要解決采集系統(tǒng)的實(shí)時(shí)性問(wèn)題。而這里選用的多線陣CCD拼接圖像的采集方法勢(shì)必導(dǎo)致在低級(jí)算法階段會(huì)產(chǎn)生極大的數(shù)據(jù)流，應(yīng)用一個(gè)高速的嵌入式處理模塊則能很好地完成圖像處理的低級(jí)算法部分。在此分析了玻璃缺陷采集處理系統(tǒng)的工作過(guò)程，對(duì)系統(tǒng)內(nèi)存控制做了詳細(xì)的描述，并在FPGA內(nèi)實(shí)現(xiàn)了圖像的低級(jí)處理，從而使計(jì)算機(jī)從低級(jí)處理的大量數(shù)據(jù)中解脫出來(lái)。
關(guān)鍵字： FPGA 玻璃缺陷處理系統(tǒng)

FIR帶通濾波器的FPGA實(shí)現(xiàn)

為設(shè)計(jì)一個(gè)項(xiàng)目可用的FIR數(shù)字帶通濾波器，采用Matlab／Simulink軟件中DSPBulider強(qiáng)大的算法模塊設(shè)計(jì)工具，結(jié)合Altera公司的FPGA開(kāi)發(fā)板實(shí)現(xiàn)FIR數(shù)字帶通濾波器的系統(tǒng)集成、RTL級(jí)仿真、綜合編譯、下載等設(shè)計(jì)流程，并對(duì)正弦信號(hào)進(jìn)行濾波，結(jié)果下載到開(kāi)發(fā)板上用示波器觀測(cè)，達(dá)到了預(yù)期的濾波效果和目的。基于DSPBuilder完成系統(tǒng)建模，省去了復(fù)雜的VHDL編程，還可針對(duì)具體模塊進(jìn)行參數(shù)設(shè)置從而適應(yīng)不同的濾波需求。該方法實(shí)現(xiàn)簡(jiǎn)單、可靠，還可類推實(shí)現(xiàn)其他復(fù)雜的嵌入式系統(tǒng)設(shè)計(jì)。
關(guān)鍵字： FPGA FIR 帶通濾波器

基于多速率DA的根升余弦濾波器的FPGA實(shí)現(xiàn)

0 引言
根升余弦成形濾波器是數(shù)字信號(hào)處理中的重要部件，它能對(duì)數(shù)字信號(hào)進(jìn)行成形濾波，壓縮旁瓣，減少干擾的影響，從而降低誤碼率。根據(jù)文獻(xiàn)[1]，它的傳統(tǒng)FP-GA實(shí)現(xiàn)方式基于乘累加器(Multiplier Add Cell，M
關(guān)鍵字： FPGA 多速率濾波器

基于FPGA嵌入式的多比特自相關(guān)器設(shè)計(jì)

該設(shè)計(jì)利用FPGA的嵌入式軟核NiosⅡ處理器，通過(guò)嵌入式操作系統(tǒng)μC／OS-Ⅱ，實(shí)現(xiàn)了在FPGA內(nèi)的自相關(guān)計(jì)算器；利用FPGA強(qiáng)大的并行運(yùn)算功能和自帶存儲(chǔ)器實(shí)現(xiàn)的“乒乓”RAM，通過(guò)軟核NiosⅡ輸出控制字實(shí)時(shí)切換調(diào)用兩個(gè)“乒乓”RAM的存儲(chǔ)和讀取功能，使之同時(shí)完成對(duì)采集數(shù)據(jù)的緩沖存儲(chǔ)和向乘法器提供計(jì)算數(shù)據(jù)的功能，使芯片的整個(gè)數(shù)字處理鏈路連續(xù)化。另外，采用多比特進(jìn)行自相關(guān)運(yùn)算較之于現(xiàn)在天文臺(tái)使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。
關(guān)鍵字： FPGA 嵌入式比特

基于FPGA的PC／104-CAN通訊板設(shè)計(jì)

0 引言
PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對(duì)PC的各個(gè)方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作
關(guān)鍵字： FPGA 104 CAN 通訊板

LS碼及其FPGA的實(shí)現(xiàn)

0 引言
眾所周知，在二元域、有限域以及復(fù)數(shù)域都不存在理想的地址碼，如m序列、Gold序列以及Walsh碼的相關(guān)性都不理想，這使得采用傳統(tǒng)擴(kuò)頻碼的CDMA系統(tǒng)是一個(gè)自干擾系統(tǒng)，需要采用聯(lián)合檢測(cè)技術(shù)、智能天線技術(shù)
關(guān)鍵字： FPGA LS碼

基于SystemC/TLM方法學(xué)的IP開(kāi)發(fā)及FPGA建模

隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來(lái)越大，因而變得非常復(fù)雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RT...
關(guān)鍵字： SystemC TLM IP開(kāi)發(fā) FPGA 建模

基于ARM的3DES加密算法實(shí)現(xiàn)

基于ARM的3DES加密算法實(shí)現(xiàn),3DES算法是一個(gè)重要的對(duì)稱加密算法，被廣泛應(yīng)用于實(shí)際系統(tǒng)中。目前并沒(méi)有針對(duì)嵌入式的實(shí)現(xiàn)方法，依據(jù)3DES算法和一般嵌入式系統(tǒng)需求，詳細(xì)介紹該系統(tǒng)硬件和軟件的設(shè)計(jì)過(guò)程。硬件以三星公司的S3C2410處理器為核心，系統(tǒng)以嵌入式Linux為載體。在此詳細(xì)闡述開(kāi)發(fā)環(huán)境的搭建、Bootloader的架構(gòu)及功能、內(nèi)核及文件系統(tǒng)的編譯和移植?；谙到y(tǒng)硬件和軟件設(shè)計(jì)過(guò)程，通過(guò)MiniGUI圖形界面對(duì)3DES算法進(jìn)行了演示。
關(guān)鍵字：算法實(shí)現(xiàn) 加密 3DES ARM 基于

基于FPGA的激光無(wú)線通信精跟蹤系統(tǒng)

0 引言
以大氣作為傳輸介質(zhì)，激光作為信息載體進(jìn)行無(wú)線通信時(shí)，空一地激光無(wú)線通信是激光無(wú)線通信的一種常見(jiàn)形式，信標(biāo)光的準(zhǔn)確捕獲、瞄準(zhǔn)與跟蹤(Acquisition，Pointing and Tracking，APT)是其關(guān)鍵技術(shù)，AP
關(guān)鍵字： FPGA 激光跟蹤系統(tǒng) 無(wú)線通信