arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

基于ARM處理器與GPRS技術(shù)的水廠監(jiān)控系統(tǒng)

基于ARM處理器與GPRS技術(shù)的水廠監(jiān)控系統(tǒng), 摘要：提出了基于ARM 處理器LPC2103、GPRS 技術(shù)、Visual Basic 可視化編程軟件相結(jié)合的遠(yuǎn)程監(jiān)控系統(tǒng)設(shè)計(jì)。該系統(tǒng)改善了采用GPRS 技術(shù)頻繁通信時(shí)存在的通信滯后、誤碼率較高的問(wèn)題。簡(jiǎn)化了GPRS 模塊與PC 機(jī)通信
關(guān)鍵字： ARM

摘要：提出了一種針對(duì)嵌入式系統(tǒng)的字符識(shí)別方法。介紹了一種基于ARM9處理器和嵌入式L inux 的字符圖像采集與識(shí)別系統(tǒng)。該系統(tǒng)采用嵌入式L inux操作系統(tǒng), 圖像預(yù)處理和字符識(shí)別的軟件開(kāi)發(fā)可以脫離硬件。通過(guò)開(kāi)發(fā)
關(guān)鍵字：傳感器 ARM

在現(xiàn)在電子設(shè)計(jì)的成本越來(lái)越高的情況下，基于 SRAM的 FPGA由于自身限制，容易使得設(shè)計(jì)者的設(shè)計(jì)被復(fù)制，從而給設(shè)計(jì)者提出了設(shè)計(jì)具有加密功能的電子系統(tǒng)，由于 SHA-1 算法引擎的 DS28E01芯片作為加密認(rèn)證系統(tǒng)的核心芯片，并利用 DS28E01針對(duì) Xilinx公司的 X3CS500E開(kāi)發(fā)了實(shí)際的加密認(rèn)證系統(tǒng)，并將此系統(tǒng)應(yīng)用于實(shí)際的產(chǎn)品中，取得了良好的效果。　　
關(guān)鍵字： FPGA 28E E01 DS

CAN總線是現(xiàn)場(chǎng)總線的一種，因?yàn)槠涑杀镜汀⑷蒎e(cuò)能力強(qiáng)、支持分布式控制、通信速率高等優(yōu)點(diǎn)在汽車、工業(yè)控...
關(guān)鍵字： FPGA CAN總線通信接口

　　每一位消費(fèi)者都有一個(gè)愿望，希望產(chǎn)品可以滿足自己盡可能多的用戶體驗(yàn)，用戶體驗(yàn)中一個(gè)重要的指標(biāo)就是能否盡可能便捷地應(yīng)用產(chǎn)品，而實(shí)現(xiàn)這一目標(biāo)的根本就是將所需的電子產(chǎn)品便攜化。　　
關(guān)鍵字：消費(fèi)電子 ARM 201012

　　都知道ARM今年的業(yè)績(jī)會(huì)很好，但它的新成績(jī)單還是能嚇人一跳。10月26日，這家英國(guó)公司在第三季度財(cái)報(bào)中稱，當(dāng)季全球共銷售出15億枚基于ARM架構(gòu)的芯片。而在2009年全年，這個(gè)數(shù)字是39億。　　
關(guān)鍵字： ARM 芯片

運(yùn)用DDS原理，進(jìn)行任意波形發(fā)生器的設(shè)計(jì)，使得任意波形發(fā)生器兼顧DDS的優(yōu)點(diǎn)。設(shè)計(jì)中通過(guò)實(shí)現(xiàn)DDS模塊與單片機(jī)接口的控制部分將頻率控制字由單片輸入到輸入寄存器模塊，由相位累加器模塊對(duì)輸入頻率控制字進(jìn)行累加運(yùn)算，輸出作為雙口RAM的讀地址線，讀數(shù)據(jù)線上即輸出了波形幅度量化數(shù)據(jù)。其中雙口RAM的內(nèi)容由單片機(jī)進(jìn)行更新，從而實(shí)現(xiàn)任意波形的發(fā)生。本設(shè)計(jì)中的相位累加器采用了8級(jí)流水線結(jié)構(gòu)借助前5級(jí)的超前進(jìn)位的方法，使得編譯的最高工作頻率由317．97MHz提高到336．7 MHz，實(shí)現(xiàn)了任意波形的發(fā)生，節(jié)約了成本，提
關(guān)鍵字： FPGA 任意波形發(fā)生器

緩慢的軟件模擬器給體系結(jié)構(gòu)研究帶來(lái)了極大不便，F(xiàn)PGA硬件仿真的模擬速度很快，但仿真系統(tǒng)的規(guī)模嚴(yán)重受限于FPGA的容量。較大規(guī)模的體系結(jié)構(gòu)系統(tǒng)仿真采用多片F(xiàn)PGA互連，不僅增加了設(shè)計(jì)的復(fù)雜性，也增加成本。因此提出一種面向?qū)ΨQ體系結(jié)構(gòu)的FPGA仿真模型。經(jīng)仿真系統(tǒng)評(píng)估，其仿真系統(tǒng)能夠增大FPGA芯片的仿真規(guī)模，減少仿真系統(tǒng)對(duì)FPGA資源的需求，有效支持在有限的FPGA資源上進(jìn)行大規(guī)模對(duì)稱體系結(jié)構(gòu)仿真研究。
關(guān)鍵字： FPGA 對(duì)稱仿真模型研究

針對(duì)FPGA的完全可配置嵌入式32位RISC處理器,使用嵌入式微處理器的FPGA設(shè)計(jì)不斷增長(zhǎng)。根據(jù)Dataquest的統(tǒng)計(jì)，一年大約啟動(dòng)10萬(wàn)個(gè)FPGA設(shè)計(jì)項(xiàng)目，其中約30％包含某種形式的微處理器?！　⌒纬蛇@種趨勢(shì)有幾個(gè)方面的原因。首先，數(shù)據(jù)流應(yīng)用更適合可編程硬件，同時(shí)嵌入
關(guān)鍵字： 32位 RISC 處理器嵌入式配置 FPGA 完全針對(duì)

提出一種針對(duì)CMOS圖像傳感器采集的Bayer格式圖像預(yù)處理系統(tǒng)，與傳統(tǒng)的DSP圖像處理系統(tǒng)相比，該系統(tǒng)利用Spartan-3系列的XC3S1 500和TMS320DM642型DSP相結(jié)合實(shí)現(xiàn)圖像捕獲、圖像預(yù)處理等功能，采用支持USB2．O的CY7C68013將圖像信息傳送給上位機(jī)。在FPGA中采用雙線性插值法將CMOS圖像傳感器采集的Bayer格式圖像數(shù)據(jù)轉(zhuǎn)換為RGB格式圖像數(shù)據(jù)，并轉(zhuǎn)換成Y亮度信號(hào)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能處理分辨率達(dá)500萬(wàn)像素的Bayer圖像，并最終以20 Mb／s的帶寬將亮度信號(hào)傳
關(guān)鍵字： Bayer FPGA DSP 圖像預(yù)處理

基于Spartan-3 FPGA的DSP功能實(shí)現(xiàn)方案,本文闡述了Spartan-3 FPGA針對(duì)DSP而優(yōu)化的特性，并通過(guò)實(shí)現(xiàn)示例分析了它們?cè)谛阅芎统杀旧系膬?yōu)勢(shì)。　　所有低成本的FPGA都以頗具吸引力的價(jià)格提供基本的邏輯性能，并能滿足廣泛的多用途設(shè)計(jì)需求。然而，當(dāng)考慮在FPGA構(gòu)
關(guān)鍵字：實(shí)現(xiàn) 方案功能 DSP Spartan-3 FPGA 基于