在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>

    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>
      

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
      2. 

          3. <center id="6qfwx"><dl id="6qfwx"></dl></center>
            


            
	
  	
            
	
            
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
            




            
	EEPW首頁 >> 
	主題列表 >> 
	active-hdl
            

            
	
            
    	
            
    	  	
            
              	
                                
            
                  

                                
            
                    
            Verilog HDL基礎教程之：實例5 交通燈控制器
            
                                                            
              
                    	
            • 實例的內容及目標 1.實例的主要訓練內容本實例通過Verilog HDL語言設計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。2.實例目標通過本實例，讀者應達到下面的目標。掌握
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  基礎教程  實例                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL基礎j教程之：程序基本結構
            
                                                            
              
                    	
            •  Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog  HDL既是一種行為描述的語言，也是一種結構描述的語言。也就是說，既可以用電路的功能描述，也可
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  基礎  程序                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL基礎教程之：實例4 PS/2接口控制
            
                                                            
              
                    	
            •  實例的內容及目標1.實例的主要內容本實例通過Verilog編程實現(xiàn)在紅色颶風II代Xilinx開發(fā)板上面實現(xiàn)對鍵盤、LCD、RS-232等接口或者器件進行控制，將有鍵盤輸入的數(shù)據(jù)在LCD上面顯示出來，或者通過RS-232在PC機上的超級
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  PS  基礎教程                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL基礎教程之：組合邏輯電路的實現(xiàn)
            
                                                            
              
                    	
            • 數(shù)字邏輯電路分為兩種，分別是組合邏輯與時序邏輯。(1)組合邏輯：輸出只是當前輸入邏輯電平的函數(shù)(有延時)，與電路的原始狀態(tài)無關的邏輯電路。也就是說，當輸入信號中的任何一個發(fā)生變化時，輸出都有可能會根據(jù)其變化
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  基礎教程  組合邏輯電路                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL與C語言的區(qū)別與聯(lián)系詳解
            
                                                            
              
                    	
            • 數(shù)字電路設計工程師一般都學習過編程語言、數(shù)字邏輯基礎、各種EDA軟件工具的使用。就編程語言而言，國內外大多數(shù)學校都以C語言為標準，只有少部分學校使用Pascal  和Fortran。算法的描述和驗證常用C語言來做。例如要
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  C語言  詳解                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL獨家程序設計經(jīng)驗分享
            
                                                            
              
                    	
            • 對于Verilog HDL的初學者，經(jīng)常會對語法中的幾個容易混淆的地方產(chǎn)生困惑。下面列出幾個常見問題和解決它們的小竅門。1.“=”和“=”的區(qū)分方法前面的內容已經(jīng)從原理上解釋了阻塞(=)和非阻塞(=
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  家  程序設計                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL基礎教程之：程序基本結構
            
                                                            
              
                    	
            • Verilog HDL是一種用于數(shù)字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言，也是一種結構描述的語言。也就是說，既可以用電路的功能描述，也可以
              • 
                    	                        
            • 關鍵字：
                        Verilog  HDL  基礎教程  程序                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            玩轉FPGA必備基礎
            
                                                            
              
                    	
            • 通過論壇里如火如荼的FPGA DIY活動就能看出來FPGA必然是現(xiàn)今的技術熱點之一。無論學生還是工程師都希望跨進FPGA的大門。網(wǎng)絡上各種開發(fā)板、培訓班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉FPGA必須具備哪些基礎知識呢?下面我們慢慢道來。
              • 
                    	                        
            • 關鍵字：
                        FPGA  HDL  Altera  Xilinx  DIY                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            U盤SoC的設計與實現(xiàn)
            
                                                            
                                        
              
                    	
            • 設計和實現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗證過的CPU核、Nandflash、UDC_Control等模塊，模塊間通過總線進行通信。其中USB CORE為本文設計的重點，用Verilog HDL語言實現(xiàn)，同時并為此設計搭建了功能完備的Modelsim仿真環(huán)境，進行了仿真驗證。
              • 
                    	                        
            • 關鍵字：
                        U盤  片上系統(tǒng)  USB  Verilog HDL                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            電路設計模塊化與設計重利用
            
                                                            
              
                    	
            • 摘要：本文主要介紹了在Cadence Board Design System上實現(xiàn)電路設計模塊化與設計重利用的設計方法。
              關鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

              隨著電路設計復雜程度的增加，設計
              • 
                    	                        
            • 關鍵字：
                        Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            市場嬗變 模擬IC廠商轉戰(zhàn)空白點
            
                                                            
              
                    	
            • 　　對于模擬IC玩家而言，如今在市場的“吆喝”只圍繞核心芯片之際，并且利潤只集中在金字塔尖的廠商之中后，尋求新的增長點以及轉型升級成為必然的選擇。正如(Active-Semi)技領半導體公司執(zhí)行副總裁王許成所言，IC業(yè)新的商業(yè)模式、新的芯片架構很難再出現(xiàn)，單純的產(chǎn)品升級沒有太大出路。只是各家廠商都有自身的基因和利器，如何在固有優(yōu)勢之上進一步將其“發(fā)揚光大”，考驗的是廠商持續(xù)的應變力和創(chuàng)新力。
　　節(jié)能市場深具潛力
　　目前綠色節(jié)能應用中均依賴于MCU來管
              • 
                    	                        
            • 關鍵字：
                        Active-Semi  模擬IC  MCU                          
              • 
                   	
            
                    
            
                
            
                                
            
                    
            8位無符號數(shù)乘法運算HDL設計實例
            
                                                            
              
                    	
            • 原理分析         加減乘除是運算的基礎，也是我們在小學課堂里的重點必修課。乘除運算雖然對于我們今天來說還是小菜一碟，讓計算機做起來也是九牛一毛不足掛齒，但是要真探究一下計算機是如何完乘除運算的，可還真有
              • 
                    	                        
            • 關鍵字：
                        HDL  8位  符號  乘法運算                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            Verilog HDL語言在FPGA/CPLD開發(fā)中的應用
            
                                                            
              
                    	
            • 1 引言近30年來，由于微電子學和計算機科學的迅速發(fā)展，給EDA(電子設計自動化)行業(yè)帶來了巨大的變化。特別是進入20世紀90年代后，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式?？梢哉f
              • 
                    	                        
            • 關鍵字：
                        Verilog  FPGA  CPLD  HDL                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于Verilog HDL語言的32X8 FIFO設計
            
                                                            
              
                    	
            • 摘要:介紹了FIFO的基本概念、設計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能
              • 
                    	                        
            • 關鍵字：
                        Verilog  32X8  FIFO  HDL                            
              • 
                   	
            
                    
            
                
            
                                
            
                    
            基于Verilog HDL語言的CAN總線控制器設計及驗證
            
                                                            
              
                    	
            • 摘要：在此利用VerilogHDL設計了一款CAN總線控制器，首先根據(jù)協(xié)議把整個CAN總線控制器劃分為接口邏輯管理、寄...
              • 
                    	                        
            • 關鍵字：
                        CAN總線  控制器  FPGA  Verilog  HDL                          
              • 
                   	
            
                    
            
                
            
                                                

                
            
	                
            
		                	
            
	
            
	共106條
	5/8		|‹
			«
														1																2																3																4																5																6																7																8							»
			
	
            
		                
            
	               	
            
                
            
        	
            
            
            
        
            
	
            
	
	
            

            

            
        		關于我們 - 
        		廣告服務 - 
        		企業(yè)會員服務 - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
            
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            
        		《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
            
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473