一種實(shí)時(shí)信號(hào)處理系統(tǒng)的研究和實(shí)現(xiàn)

• 　　引言 　　近年來，實(shí)時(shí)信號(hào)處理的要求越來越高，所用系統(tǒng)要求具有處理大量數(shù)據(jù)的能力，這就要求系統(tǒng)硬件要達(dá)到很高的運(yùn)算速度，并且軟件處理程序也要盡可能優(yōu)化，以保證系統(tǒng)的實(shí)時(shí)性。本文基于FPGA和ADSP-TS101S所實(shí)現(xiàn)的一種高速數(shù)據(jù)并行處理系統(tǒng)，可以進(jìn)行實(shí)時(shí)連續(xù)波和脈沖波的處理，并將連續(xù)波的頻譜和脈沖波脈沖幅度信息、脈前時(shí)刻、脈寬及載頻打包輸出。整個(gè)系統(tǒng)的輸出延時(shí)被控制在1ms之內(nèi)。 　　系統(tǒng)任務(wù)及系統(tǒng)結(jié)構(gòu) 　　系統(tǒng)任務(wù) 　　系統(tǒng)頻譜分析電路組成結(jié)構(gòu)如圖1所示。前端輸入為高頻寬帶模擬信號(hào)經(jīng)過數(shù)
• 關(guān)鍵字： FPGA  DSP  信號(hào)處理  DMAR  DMA