：fpga 文章進(jìn)入：fpga技術(shù)社區(qū)

[組圖]FPGA器件的在線配置方法

[組圖]FPGA器件的在線配置方法,引言
??在當(dāng)今變化的市場(chǎng)環(huán)境中，產(chǎn)品是否便于現(xiàn)場(chǎng)升級(jí)，是否便于靈活使用成為產(chǎn)品能否進(jìn)入市場(chǎng)的關(guān)鍵因素。在這種背景下，Altera公司的基于SRAM LUT結(jié)構(gòu)的FPGA器件得到了廣泛的應(yīng)用。雖然這些器件應(yīng)用廣泛，但由
關(guān)鍵字：配置方法在線器件 FPGA 組圖

一種用于數(shù)字下變頻的高階分布式FIR濾波器及FPGA實(shí)現(xiàn)

摘要：設(shè)計(jì)了一種用于數(shù)字下變頻的256階分布式FIR濾波器。通過(guò)分析分布式FIR濾器結(jié)構(gòu)給實(shí)現(xiàn)電路所需資源和...
關(guān)鍵字： FPGA FIR濾波器分布式算法

LXI總線數(shù)字化儀模塊設(shè)計(jì)

介紹了一種基于LXI總線數(shù)字化儀模塊的總體設(shè)計(jì)方案。該數(shù)字化儀模塊以FPGA和DSP作為采集控制和信號(hào)處理核心單元，兼容兩種標(biāo)準(zhǔn)頻率中頻信號(hào)的采集與數(shù)據(jù)處理，采用基于IEEE1588精密時(shí)鐘協(xié)議提供的時(shí)間基準(zhǔn)進(jìn)行精確定時(shí)觸發(fā)。軟件系統(tǒng)在Windows NT平臺(tái)上實(shí)現(xiàn)，開(kāi)發(fā)了基于Lab Windows/CVI的虛擬儀器軟面板，保證了模塊運(yùn)行的穩(wěn)定性和人機(jī)界面的友好。本數(shù)字化儀模塊的特點(diǎn)在于該模塊在高性能FPGA的控制下實(shí)現(xiàn)兩種中頻信號(hào)采集，最高采樣頻率可達(dá)130 MHz，可靠性、穩(wěn)定性好，具有較好的實(shí)用價(jià)值
關(guān)鍵字： LXI總線 FPGA DSP IEEE1588 201104

基于NETFPGA的手背靜脈身份認(rèn)證系統(tǒng)

本作品設(shè)計(jì)并實(shí)現(xiàn)了一種基于近紅外手背靜脈檢測(cè)生物特征的個(gè)人身份認(rèn)證系統(tǒng)(VAS系統(tǒng))，在Xilinx公司提供的NetFPGA開(kāi)發(fā)平臺(tái)上完成了系統(tǒng)開(kāi)發(fā)。實(shí)現(xiàn)了手背靜脈圖像的采集、處理、存儲(chǔ)和匹配驗(yàn)證等功能，充分發(fā)揮了FPGA硬件功能，采用軟硬件協(xié)同思想，流水線策略和并行處理的方法，移植和優(yōu)化了軟件算法。同時(shí)對(duì)NetFPGA平臺(tái)進(jìn)行了改造和擴(kuò)展;還實(shí)現(xiàn)了靈活、友好的交互界面，安全級(jí)別高，擴(kuò)展性強(qiáng)。
關(guān)鍵字：嵌入式系統(tǒng) FPGA 身份認(rèn)證生物特征手背靜脈 201104

基于點(diǎn)判決域的多模盲均衡算法及其FPGA實(shí)現(xiàn)

摘要：恒模算法無(wú)法克服信號(hào)的相位失真問(wèn)題，且穩(wěn)態(tài)誤差大；修正恒模算法可以恢復(fù)信號(hào)相位，但均衡器收斂后，穩(wěn)態(tài)...
關(guān)鍵字： FPGA ISE 恒模算法修正恒模算法多模算法 Xilinx

基于DSP Builder的子帶分解自適應(yīng)濾波器的FPGA實(shí)現(xiàn)

自適應(yīng)濾波器已經(jīng)廣泛應(yīng)用于信道均衡、回聲取消、系統(tǒng)識(shí)別、頻譜估計(jì)等各個(gè)方面?；谧訋Х纸獾淖赃m應(yīng)濾波...
關(guān)鍵字：子帶分解自適應(yīng)濾波器 FPGA Altera

FPGA工藝制程走在CPU前面

　　日前，晶圓代工龍頭企業(yè)臺(tái)積電宣布了其一季度業(yè)績(jī)，營(yíng)收為12.9億美元，環(huán)比增長(zhǎng)14.1%同比增長(zhǎng)16.9%，這一切得益于其不斷進(jìn)步的工藝制程，就目前28nm制程節(jié)點(diǎn)，臺(tái)積電一口氣推出了6款不同規(guī)格的產(chǎn)品，而其他代工廠則表示下半年才會(huì)推出28nm的產(chǎn)品。　　
關(guān)鍵字： Xilinx FPGA

中國(guó)國(guó)際醫(yī)療電子技術(shù)大會(huì)隆重登場(chǎng)

　　權(quán)威的市場(chǎng)分析、領(lǐng)先的技術(shù)方案、關(guān)鍵元器件展示與講解，2011年4月19日，眾多精彩內(nèi)容伴隨著第四屆中國(guó)國(guó)際醫(yī)療電子大會(huì)(CMET2011)一同亮相深圳。深圳醫(yī)療器械行業(yè)協(xié)會(huì)會(huì)長(zhǎng)陶篤純、藍(lán)韻集團(tuán)產(chǎn)品市場(chǎng)部總監(jiān)劉明宇、中國(guó)科學(xué)院深圳先進(jìn)技術(shù)研究院鄭海榮博士分別從深圳醫(yī)療器械產(chǎn)業(yè)發(fā)展概況、醫(yī)改兩年帶來(lái)的機(jī)遇與挑戰(zhàn)、多學(xué)科交叉驅(qū)動(dòng)醫(yī)療儀器創(chuàng)新關(guān)鍵等角度出發(fā)，
關(guān)鍵字： TI FPGA 醫(yī)療超聲

基于Xilinx FPGA的片上系統(tǒng)無(wú)線保密通信終端設(shè)計(jì)

0引言利用軟件實(shí)施加密算法已經(jīng)成為實(shí)時(shí)安全通信系統(tǒng)的重要瓶頸。標(biāo)準(zhǔn)的商品化CPU和DSP無(wú)法跟上數(shù)據(jù)...
關(guān)鍵字： FPGA 片上系統(tǒng) 無(wú)線保密通信終端

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn),摘要：高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的
關(guān)鍵字：信號(hào)處理平臺(tái) 實(shí)現(xiàn) 采樣中頻 FPGA DSP 高速基于

FPGA在數(shù)字式心率計(jì)中的電路組成及工作原理

本心率計(jì)在數(shù)字式心率計(jì)的基礎(chǔ)上，采用FPGA和VHDL語(yǔ)言實(shí)現(xiàn)，減少了元器件使用數(shù)量，提高了測(cè)量精度和可靠性。該電路能夠?qū)崟r(shí)采集并測(cè)量人體心跳的瞬時(shí)和平均心跳速率，判斷并顯示心率狀態(tài)（即心跳是否正常、是否過(guò)快或過(guò)慢、是否有心率不齊現(xiàn)象）。如果心率過(guò)快或過(guò)慢或者有心率不齊現(xiàn)象，那么將用不同顏色發(fā)光管進(jìn)行閃爍報(bào)警顯示。
關(guān)鍵字： FPGA 數(shù)字式電路工作原理

基于POWER PC+FPGA架構(gòu)的飛行試驗(yàn)振動(dòng)數(shù)據(jù)實(shí)時(shí)分析

摘要：飛行試驗(yàn)振動(dòng)信號(hào)具有采樣率高、數(shù)據(jù)量大、處理復(fù)雜的特點(diǎn)，在現(xiàn)有條件下，通過(guò)遙測(cè)鏈路很難將大量的振動(dòng)數(shù)據(jù)實(shí)時(shí)傳輸至地面監(jiān)控系統(tǒng)。針對(duì)試飛測(cè)試的需要，結(jié)合某型號(hào)的試飛關(guān)鍵技術(shù)攻關(guān)研究，突破試飛振動(dòng)數(shù)
關(guān)鍵字： POWER FPGA PC 架構(gòu)

基于Cyclone III FPGA的DDR2接口設(shè)計(jì)分析

DDR SDRAM是Double Data Rate SDRAM的縮寫(xiě)，即雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的，能夠在時(shí)鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，可以在與SDRAM相同的總線時(shí)鐘頻率下達(dá)到更高的數(shù)據(jù)傳輸率。雖然DDR2和DDR一樣,都采用相同采樣方式進(jìn)行數(shù)據(jù)傳輸，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。
關(guān)鍵字： Cyclone FPGA DDR2 III

高性能FPGA中的高速SERDES接口

引言　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES是獨(dú)立的ASSP或ASIC器
關(guān)鍵字： SERDES FPGA 性能接口

基于Xilinx FPGA的片上系統(tǒng)無(wú)線保密通信終端

本設(shè)計(jì)使用硬件描述語(yǔ)言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過(guò)PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過(guò)SPI總線讀寫(xiě)FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識(shí)別、自動(dòng)CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。
關(guān)鍵字：保密通信終端無(wú)線系統(tǒng) Xilinx FPGA 基于