電路優(yōu)化設計 文章 進入電路優(yōu)化設計技術社區(qū)
基于FPGA的VHDL語言電路優(yōu)化設計
- 在VHDL語言電路優(yōu)化設計當中，優(yōu)化問題主要包括面積優(yōu)化和速度優(yōu)化。面積優(yōu)化是指CPLD／FPGA的資源利用率優(yōu)化，即用盡可能少的片內資源實現更多電路功能；速度優(yōu)化是指設計系統(tǒng)滿足一定的速度要求。
- 關鍵字： 電路優(yōu)化設計 VHDL FPGA
基于OrCAD/PSpice9的電路優(yōu)化設計
- OrCAD是由美國ORCAD公司于八十年代末推出的EDA軟件，每天都會有百萬計的電子工程師、PCB設計師在使用。它...
- 關鍵字： OrCAD PSpice9 電路優(yōu)化設計
基于CPLD/FPGA的VHDL語言電路優(yōu)化設計
- VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage)是IEEE工業(yè)標準硬件描述語言...
- 關鍵字： CPLD FPGA VHDL 電路優(yōu)化設計
| 共3條 1/1 1 |
電路優(yōu)化設計介紹
您好，目前還沒有人創(chuàng)建詞條電路優(yōu)化設計!
歡迎您創(chuàng)建該詞條，闡述對電路優(yōu)化設計的理解，并與今后在此搜索電路優(yōu)化設計的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對電路優(yōu)化設計的理解，并與今后在此搜索電路優(yōu)化設計的朋友們分享。 創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473