EEPW首頁(yè) >>
主題列表 >>
現(xiàn)場(chǎng)可編程門陣列
現(xiàn)場(chǎng)可編程門陣列 文章 進(jìn)入現(xiàn)場(chǎng)可編程門陣列技術(shù)社區(qū)
如何在便攜式應(yīng)用中充分發(fā)揮FPGA的優(yōu)勢(shì)
- 為保持“連通和觸控”，消費(fèi)者越來(lái)越依賴其便攜設(shè)備。這些設(shè)備包括智能手機(jī)、個(gè)人媒體播放機(jī)、數(shù)碼照相機(jī)以及...
- 關(guān)鍵字： FPGA 便攜式應(yīng)用 現(xiàn)場(chǎng)可編程門陣列
基于DSP Builder的正弦信號(hào)源優(yōu)化設(shè)計(jì)
- 關(guān)鍵字： 正弦信號(hào)源 直接數(shù)字頻率合成 壓縮存儲(chǔ)查找表 現(xiàn)場(chǎng)可編程門陣列
基于DDS的頻譜分析儀的設(shè)計(jì)與應(yīng)用
- 1 引言 直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于 ...
- 關(guān)鍵字： DDS 頻譜分析儀 現(xiàn)場(chǎng)可編程門陣列
基于神經(jīng)網(wǎng)絡(luò)電機(jī) 速度控制器的SOPC系統(tǒng)
- 針對(duì)機(jī)器人伺服控制系統(tǒng)高速度、高精度的要求，介紹一種全數(shù)字化的基于神經(jīng)網(wǎng)絡(luò)控制的直流電機(jī)速度伺服控制系統(tǒng)的設(shè)計(jì)方案。速度控制器采用BP網(wǎng)絡(luò)參數(shù)辨識(shí)自適應(yīng)控制，并將其在FPGA進(jìn)行硬件實(shí)現(xiàn)；同時(shí)用Nios II軟核處理器作為上位機(jī)，構(gòu)成一個(gè)完整的速度伺服控制器的片上可編程系統(tǒng)(SOPC)。實(shí)驗(yàn)結(jié)果表明，該控制系統(tǒng)具有較高的控制精度、較好的穩(wěn)定性和靈活性。
- 關(guān)鍵字： SOPC 系統(tǒng) 控制器 速度 神經(jīng)網(wǎng)絡(luò) 電機(jī) 基于 神經(jīng)網(wǎng)絡(luò) 伺服控制 現(xiàn)場(chǎng)可編程門陣列 Verilog HDL
基于現(xiàn)場(chǎng)可編程門陣列的數(shù)控延時(shí)器的設(shè)計(jì)
- l 引言 利用硬件描述語(yǔ)言結(jié)合可編程邏輯器件(PLD)可以極大地方便數(shù)字集成電路的設(shè)計(jì)，本文介紹一種利用VHDL硬件描述語(yǔ)言結(jié)合現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)的數(shù)控延時(shí)器，延時(shí)器在時(shí)鐘clk的作用下，從8位數(shù)據(jù)線輸入延時(shí)量，到LATCH高電平時(shí)鎖存數(shù)據(jù)，可以實(shí)現(xiàn)對(duì)觸發(fā)脈沖TRIG的任意量的延時(shí)。由于延時(shí)范圍不同，設(shè)計(jì)所用到的FPGA的資源也不同，本文詳細(xì)介紹最大延時(shí)量小于觸發(fā)脈沖周期的情況。該延時(shí)器的軟件編程和調(diào)試均在MuxplusⅡ環(huán)境下完成，系統(tǒng)設(shè)計(jì)選用Altera公司的EPFl0K30A
- 關(guān)鍵字： VHDL 現(xiàn)場(chǎng)可編程門陣列
Actel推出業(yè)界首款用于可編程邏輯器件的4x4 mm封裝FGPA
- Actel公司宣布為其低功耗5µW IGLOO現(xiàn)場(chǎng)可編程門陣列 (FGPA) 推出焊球間距僅為0.4mm的4mm封裝，是目前市場(chǎng)上體積最小的可編程邏輯器件封裝，為業(yè)界發(fā)展奠下了重要的里程碑。全新封裝的Actel器件與其現(xiàn)有小型8x8 mm 和 5x5 mm封裝相輔相成，與其它競(jìng)爭(zhēng)的可編程邏輯產(chǎn)品相比，新封裝器件可為設(shè)計(jì)人員帶來(lái)4倍更高的密度、3倍更多的I/O，以及減小尺寸達(dá)36%。這款新的IGLOO FPGA比玉米粒還要小，是智能電話、便攜式媒體播放器、安全移動(dòng)通信設(shè)備、遙控傳感器、保安鏡
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) Actel FGPA 現(xiàn)場(chǎng)可編程門陣列 MCU和嵌入式微處理器
用現(xiàn)場(chǎng)可編程門陣列實(shí)現(xiàn)的頻率計(jì)
- 1 引言 數(shù)字頻率計(jì)是通信設(shè)備、音、視頻等科研生產(chǎn)領(lǐng)域不可缺少的測(cè)量?jī)x器。采用Verilog HDL編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測(cè)信號(hào)的整形部分、鍵輸入部分和數(shù)碼顯示部分外，其余全部在一片F(xiàn)PGA芯片上實(shí)現(xiàn)。整個(gè)系統(tǒng)非常精簡(jiǎn)，且具有靈活的現(xiàn)場(chǎng)可更改性。 相比傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)方法，EDA技術(shù)采用VHDL語(yǔ)言描述電路系統(tǒng)，包括電路的結(jié)構(gòu)、行為方式、邏輯功能及接口。Verilog HDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下的設(shè)計(jì)特點(diǎn)。設(shè)計(jì)者可不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計(jì)入手，在頂層
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 現(xiàn)場(chǎng)可編程門陣列 頻率計(jì) MCU和嵌入式微處理器
基于DSP＋FPGA嵌入式結(jié)構(gòu)的便攜數(shù)字存儲(chǔ)示波表設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 便攜式數(shù)字存儲(chǔ)示波表 數(shù)字信號(hào)處理器 現(xiàn)場(chǎng)可編程門陣列 嵌入式設(shè)計(jì)
用單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用
- 摘要：首先對(duì)采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析，然后提出一種實(shí)用的采用單片機(jī)產(chǎn)生長(zhǎng)偽隨機(jī)碼實(shí)現(xiàn)加密的方法，并詳細(xì)介紹具體的電路和程序。 關(guān)鍵詞：靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） 現(xiàn)場(chǎng)可編程門陣列（FPGA） 加密 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于可編程邏輯器件的卓越性能、靈活方便的可升級(jí)特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對(duì)FPGA器件進(jìn)行重配置，這就使得可以通過(guò)監(jiān)視配置的位數(shù)據(jù)流，進(jìn)行克隆
- 關(guān)鍵字： 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） 現(xiàn)場(chǎng)可編程門陣列（FPGA） 加密 MCU和嵌入式微處理器
基于現(xiàn)場(chǎng)可編程門陣列技術(shù)的射頻讀卡器設(shè)計(jì)
- 與其他常用的自動(dòng)識(shí)別技術(shù)如條形碼和磁條一樣，無(wú)線射頻識(shí)別（RFID）技術(shù)也是一種自動(dòng)識(shí)別技術(shù)。每一個(gè)目標(biāo)對(duì)象在射頻讀卡器中對(duì)應(yīng)唯一的電子識(shí)別碼（UID），或者“電子標(biāo)簽”。標(biāo)簽附著在物體上標(biāo)識(shí)目標(biāo)對(duì)象，如紙箱、貨盤或包裝箱等。射頻讀卡器（應(yīng)答器）從電子標(biāo)簽上讀取識(shí)別碼。 基本的RFID系統(tǒng)由三部分組成：天線或線圈、帶RFID解碼器的收發(fā)器和RFID電子標(biāo)簽（每個(gè)標(biāo)
- 關(guān)鍵字： 嵌入式系統(tǒng) 單片機(jī) 現(xiàn)場(chǎng)可編程門陣列 FPGA 嵌入式
實(shí)現(xiàn)直接數(shù)字頻率合成器的三種技術(shù)方案
- 摘 要：討論了DDS的工作原理及性能特點(diǎn)，介紹了目前實(shí)現(xiàn)DDS常用的三種技術(shù)方案，并對(duì)各方案的特點(diǎn)作了簡(jiǎn)單的說(shuō)明。 關(guān)鍵詞：直接數(shù)字頻率合成器 相位累加器 信號(hào)源 現(xiàn)場(chǎng)可編程門陣列 1971年，美國(guó)學(xué)者J.Tierney等人撰寫的"A Digital Frequency Synthesizer"一文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時(shí)的技術(shù)和器件水平，它的性能指
- 關(guān)鍵字： 現(xiàn)場(chǎng)可編程門陣列 相位累加器 信號(hào)源 直接數(shù)字頻率合成器
基于矢量控制的高性能異步電機(jī)速度控制器的設(shè)計(jì)
- 摘 要：由于異步電機(jī)的矢量控制算法比較復(fù)雜,要達(dá)到高性能的目的,必須利用雙DSP,使其系統(tǒng)的整體性價(jià)比下降。為解決這一問(wèn)題,本文利用現(xiàn)場(chǎng)可編程門陣列(FPGA),設(shè)計(jì)一種智能控制器來(lái)完成一系列復(fù)雜控制算法,實(shí)現(xiàn)了異步電機(jī)矢量控制速度控制器的專用集成電路。該電路對(duì)研制具有自主知識(shí)產(chǎn)權(quán)的矢量控制異步電機(jī)變頻調(diào)速專用芯片有著十分重要的意義。 關(guān)鍵詞：異步電機(jī) 矢量控制 現(xiàn)場(chǎng)可編程門陣列 智能控制器 控制算法 可靠性和實(shí)時(shí)性是對(duì)控制系統(tǒng)的
- 關(guān)鍵字： 單片集成 控制算法 矢量控制 現(xiàn)場(chǎng)可編程門陣列 異步電機(jī) 智能控制器
現(xiàn)場(chǎng)可編程門陣列介紹
FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 [ 查看詳細(xì) ]
現(xiàn)場(chǎng)可編程門陣列資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473