現(xiàn)場可編程門陣列（fpga）文章進(jìn)入現(xiàn)場可編程門陣列（fpga）技術(shù)社區(qū)

軟件數(shù)字收音機系統(tǒng)，包括原理圖、電路圖及源代碼

本作品FPGA和430為核心部件，通過控制本振頻率，從而選定不同的電臺信號，經(jīng)過混頻產(chǎn)生10.7M頻率信號，再經(jīng)過FPGA解調(diào)，功放放大還原成聲音。在設(shè)計中，我們盡量采用低功耗器件，力求硬件電路的經(jīng)濟(jì)性和精簡性，充分發(fā)揮軟件控制靈活方便的特點，來滿足設(shè)計要求。
關(guān)鍵字： SDR 430單片機 FPGA VCO 鎖相環(huán)

經(jīng)典方案分享，光伏并網(wǎng)發(fā)電裝置的系統(tǒng)實現(xiàn)

系統(tǒng)以FPGA為控制核心，由MOSFET管全橋逆變電路以及其IR2110對其驅(qū)動、SPWM（正弦脈寬調(diào)制）波的生成、電壓電流的檢測、相位頻率跟蹤等模塊組成。其中SPWM波由在FPGA內(nèi)部由軟件產(chǎn)生的三角波的正弦波經(jīng)數(shù)字比較器比較產(chǎn)生。通過改變正弦波的幅值來調(diào)節(jié)調(diào)制比，調(diào)節(jié)SPWM波的占空比，從而調(diào)節(jié)電壓來達(dá)到功率最大。采用MPPT算法對系
關(guān)鍵字：光伏并網(wǎng)發(fā)電單相全橋逆變電路 FPGA IR2110 最大功率跟蹤

最經(jīng)典的功率因數(shù)控制器設(shè)計方案，完整硬件框圖

項目主要的控制算法部分用硬件描述語言實現(xiàn)，并做成控制模塊添加到FPGA系統(tǒng)中。在軟件設(shè)計部分，采用μC/OS-II進(jìn)行多任務(wù)調(diào)度來實現(xiàn)PC機的人機界面控制、本地調(diào)試和遠(yuǎn)程控制接口的通訊等。
關(guān)鍵字：功率因數(shù)控制器 PWM FPGA 功率因數(shù)

7種LED點陣顯示屏及其控制系統(tǒng)的設(shè)計與實現(xiàn)

LED點陣顯示屏是集微電子技術(shù)、計算機技術(shù)、信息處理技術(shù)于一體的大型顯示屏系統(tǒng)。它以其色彩鮮艷，動態(tài)范圍廣，亮度高，壽命長，工作穩(wěn)定可靠等優(yōu)點而成為眾多顯示媒體以及戶外作業(yè)顯示的理想選擇。目前，已經(jīng)被廣泛應(yīng)用到軍事、車站、賓館、體育、新聞、金融、證券、廣告以及交通運輸?shù)仍S多行業(yè)。
關(guān)鍵字： LED點陣控制系統(tǒng) 發(fā)光管 FPGA CPLD

基于FPGA的RFID讀卡器的完整設(shè)計

RFID(無線射頻識別)技術(shù)，又稱為電子標(biāo)簽或者無線標(biāo)簽識別，是一種利用無線射頻通信實現(xiàn)的非接觸式自動識別技術(shù)，被列為21世紀(jì)最有前途的重要產(chǎn)業(yè)和應(yīng)用技術(shù)之一。
關(guān)鍵字： RFID V2pro FPGA 射頻設(shè)別技術(shù)

基于FPGA的組合導(dǎo)航系統(tǒng)

本項目主要研究基于MicoBlaze導(dǎo)航處理器的組合導(dǎo)航的作用原理及其實現(xiàn)。目前已經(jīng)完成大部分軟件程序的編制，現(xiàn)已完成外圍電路模塊的研制工作。
關(guān)鍵字：導(dǎo)航 FPGA

基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設(shè)計

我們采用數(shù)據(jù)融合與智能技術(shù)，對數(shù)據(jù)進(jìn)行預(yù)處理，加以控制地進(jìn)行數(shù)據(jù)的遠(yuǎn)程傳輸，采用高性能多核處理器，進(jìn)行批量數(shù)據(jù)的分析和網(wǎng)絡(luò)狀況的終端顯示。
關(guān)鍵字： FIFO FPGA

基于FPGA的高速采樣顯示電路的實現(xiàn)

通過對被測信號的實時采樣，利用等效采樣原理，可以將采樣率為1MHz等效為200MHz，提高了被測信號的最高頻率，具有成本低，性能可靠，便易升級的特點。
關(guān)鍵字：采樣 FPGA

如何用C語言描述AES256加密算法最高效？

高級加密標(biāo)準(zhǔn) (AES) 已經(jīng)成為很多應(yīng)用（諸如嵌入式系統(tǒng)中的應(yīng)用等）中日漸流行的密碼規(guī)范。
關(guān)鍵字： ASIC AES FPGA 嵌入式

基于FPGA的通用網(wǎng)絡(luò)數(shù)據(jù)采集控制器方案

開發(fā)一款通用性強的網(wǎng)絡(luò)數(shù)據(jù)采集控制器，適合PC（windows與Unix、Linux系統(tǒng)）與片上系統(tǒng)之間的通信（片上運行軟核或硬核嵌入式系統(tǒng)），提取的資源是本地控制器參數(shù)（如PID參數(shù)、射頻信號幅度相位信息和誤差因子等）。
關(guān)鍵字： MicroBlaze 采集控制器 FPGA

經(jīng)典款嵌入式智能小車的設(shè)計技巧，提供硬件選型

傳統(tǒng)智能小車，特別是嵌入式系統(tǒng)，一般都是基于單片機或者ARM的嵌入式系統(tǒng)，基本上都由軟件系統(tǒng)和硬件系統(tǒng)組成的，硬件系統(tǒng)方面，跟傳統(tǒng)的搭建硬件環(huán)境一樣，只能做相對裁剪和功能拓展，但是，本項目的課題是通過xilinx的FPGA開發(fā)板搭建嵌入式的硬件環(huán)境，從最小系統(tǒng)到IP核的添加，都是根據(jù)需要進(jìn)行拓展的，實現(xiàn)一對一的拓展，不浪費資源，而且基于F
關(guān)鍵字：智能小車 Spartan-6 FPGA 電源穩(wěn)壓芯片全橋驅(qū)動

嵌入式安全保密模塊的設(shè)計及在軟件版權(quán)保護(hù)中的應(yīng)用

本項目設(shè)計方案是基于FPGA的嵌入式安全保密模塊ESMF (Embedded Security Module based on FPGA)，并通過高密計算返回安全認(rèn)證碼，通過安全認(rèn)證碼與密匙校驗，為用戶解決高密數(shù)據(jù)存儲、身份認(rèn)證等很多安全問題，這將為軟件版權(quán)的保護(hù)提供有效的途徑。
關(guān)鍵字：嵌入式安全保密模塊軟件版權(quán)保護(hù) FPGA ESMF

自變模無線電能傳輸全數(shù)字鎖相環(huán)

針對無線電能傳輸頻率跟蹤設(shè)計中傳統(tǒng)鎖相環(huán)電路設(shè)計復(fù)雜、跟蹤速度慢、鎖相頻帶窄和無超前滯后環(huán)節(jié)，單獨模塊設(shè)計修改繁瑣等問題,對自變模全數(shù)字鎖相環(huán)進(jìn)行改進(jìn), 與傳統(tǒng)的全數(shù)字鎖相環(huán)相比，該鎖相環(huán)采用可變模分頻器，使得中心頻率可變，鎖相范圍增大;通過前饋回路進(jìn)行鑒頻調(diào)頻，提高了鎖相速度;同時，其環(huán)路濾波器采用比例積分結(jié)構(gòu)，使得鎖相輸出無靜差且比例積分參數(shù)依據(jù)相位差自動進(jìn)行調(diào)節(jié);通過參數(shù)設(shè)置可調(diào)節(jié)輸出信號的相位。應(yīng)用modelsim進(jìn)行仿真，并進(jìn)行實物驗證證實了該設(shè)計具有寬范圍的鎖相能力及快速精確的頻率跟蹤性能。
關(guān)鍵字：全數(shù)字鎖相環(huán) 比例積分控制 FPGA 無線電能傳輸 201706

基于FPGA助力高端存儲器接口設(shè)計

　　高性能系統(tǒng)設(shè)計師在滿足關(guān)鍵時序余量的同時要力爭獲得更高性能，而存儲器接口設(shè)計則是一項艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時鐘來鎖存數(shù)據(jù)，此舉可消除接口控制問題(例如在存儲器和FPGA間的信號傳遞時間)，但也為設(shè)計師帶來了必須解決的新挑戰(zhàn)?！　￡P(guān)鍵問題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來越小，該問題也益發(fā)重要;同時，更具挑戰(zhàn)性的問題是，如何讓接收到的時鐘與數(shù)據(jù)中心對準(zhǔn)
關(guān)鍵字： FPGA 存儲器

FPGA在數(shù)字式心率計中的電路組成及工作原理

　　心率計是常用的醫(yī)學(xué)檢查設(shè)備，實時準(zhǔn)確的心率測量在病人監(jiān)控、臨床治療及體育競賽等方面都有著廣泛的應(yīng)用。心率測量包括瞬時心率測量和平均心率測量。瞬時心率不僅能夠反映心率的快慢。同時能反映心率是否勻齊;平均心率雖只能反映心率的快慢，但記錄方便，因此這兩個參數(shù)在測量時都是必要的?！　y量心率有模擬和數(shù)字兩種方法。模擬方法是在給定的時間間隔內(nèi)計算R波(或脈搏波)的脈沖個數(shù)，然后將脈沖計數(shù)乘以一個適當(dāng)?shù)某?shù)測量心率的。這種方法的缺點是測量誤差較大、元件參數(shù)調(diào)試?yán)щy、可靠性差。數(shù)字方法是先測量相鄰R波之間的時間，再
關(guān)鍵字： FPGA 分頻