Cadence與聯(lián)電合作開發(fā)28納米HPC+工藝中模擬/混合信號(hào)流程的認(rèn)證

• 聯(lián)華電子今（6日）宣布Cadence?模擬/混合信號(hào)（AMS）芯片設(shè)計(jì)流程已獲得聯(lián)華電子28納米HPC+工藝的認(rèn)證。 透過此認(rèn)證，Cadence和聯(lián)電的共同客戶可以于28納米HPC+工藝上利用全新的AMS解決方案，去設(shè)計(jì)汽車、工業(yè)物聯(lián)網(wǎng)（IoT）和人工智能（AI）芯片。 此完整的AMS流程是基于聯(lián)電晶圓設(shè)計(jì)套件（FDK）所設(shè)計(jì)的，其中包括具有高度自動(dòng)化電路設(shè)計(jì)、布局、簽核及驗(yàn)證流程的一個(gè)實(shí)際示范電路，讓客戶可在28納米的HPC+工藝上實(shí)現(xiàn)更無縫的芯片設(shè)計(jì)。Cadence AMS流程結(jié)合了經(jīng)客制化確認(rèn)的類比
• 關(guān)鍵字： Cadence  聯(lián)電  28納米HPC  工藝中模擬/混合信號(hào)  流程認(rèn)證