一種基于頻率預(yù)測(cè)算法的快速鎖定全數(shù)字鎖相環(huán)

• 譚寧禹 (大連理工大學(xué)?微電子學(xué)院，遼寧?大連?116024）摘? 要：近年來(lái)，5G和物聯(lián)網(wǎng)應(yīng)用對(duì)片上系統(tǒng)時(shí)鐘提出了新的需求。鎖相環(huán)在片內(nèi)發(fā)揮著重要的作用，以產(chǎn) 生不同的時(shí)鐘源。這些新需求的主要關(guān)注點(diǎn)快速鎖定、低功耗、低噪聲和小面積。隨著CMOS工藝的發(fā)展，模 擬鎖相環(huán)的工作電壓逐漸降低，其設(shè)計(jì)面臨著巨大的挑戰(zhàn)。根據(jù)市場(chǎng)需求，采用全數(shù)字鎖相環(huán)(ADPLL)進(jìn)行數(shù) 字設(shè)計(jì)，以減少設(shè)計(jì)時(shí)間和設(shè)計(jì)工作量。此外，使用標(biāo)準(zhǔn)單元實(shí)現(xiàn)的ADPLL不僅可以加快設(shè)計(jì)時(shí)間，而且可以 提高可移植性。當(dāng)系統(tǒng)處于休眠狀態(tài)時(shí)，鎖相環(huán)
• 關(guān)鍵字： 202003  全數(shù)字鎖相環(huán)  快速鎖定  頻率預(yù)測(cè)算法