建立時(shí)間文章進(jìn)入建立時(shí)間技術(shù)社區(qū)

一種新型共模反饋結(jié)構(gòu)

提出并設(shè)計(jì)了一種應(yīng)用于CMOS全差分運(yùn)放結(jié)構(gòu)中的共模反饋電路。同傳統(tǒng)結(jié)構(gòu)的共模反饋結(jié)構(gòu)相比，該結(jié)構(gòu)能夠使輸出共模電平具有零延遲建立的特性，同時(shí)，不影響全差分運(yùn)算放大器的輸出擺幅，并且相較于傳統(tǒng)結(jié)構(gòu)，減少了開(kāi)關(guān)數(shù)量，降低了開(kāi)關(guān)電荷注入、時(shí)鐘饋通，消除了初始電荷的影響。此新型共模反饋結(jié)構(gòu)既有連續(xù)時(shí)間共模反饋速度較快、精度較高的優(yōu)點(diǎn)，又有開(kāi)關(guān)電容共模反饋輸出擺幅大線性度好的優(yōu)點(diǎn)?；?Cadence spectre 對(duì)電路進(jìn)行了仿真驗(yàn)證，結(jié)果表明，該結(jié)構(gòu)的共模反饋具有快速的建立時(shí)間以及較大的輸出擺幅。
關(guān)鍵字：全差分運(yùn)算放大器共模反饋輸出擺幅建立時(shí)間 201808

數(shù)字電路中的幾個(gè)基本概念-建立時(shí)間（setuptime）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器...
關(guān)鍵字：數(shù)字電路建立時(shí)間保持時(shí)間

對(duì)于大多數(shù) ADC 用戶來(lái)說(shuō)，“時(shí)延”和“建立時(shí)間”這兩個(gè)術(shù)語(yǔ)有時(shí)可以互換。但對(duì)于ADC 設(shè)計(jì)人員而言，他們非常清楚這兩個(gè)術(shù)語(yǔ)的區(qū)別，以及這些現(xiàn)象將會(huì)如何影響您的應(yīng)用電路。ADC 用戶已注意到這兩個(gè) ADC 特性會(huì)對(duì)他們的電路產(chǎn)生一些影響，這是一個(gè)不爭(zhēng)的事實(shí)，但是，人們對(duì)于時(shí)延和建立時(shí)間普遍存在誤解，因此當(dāng)一個(gè)系統(tǒng)設(shè)計(jì)人員絞盡腦汁地想要找出信號(hào)完整性問(wèn)題的時(shí)候，可能受挫。　　無(wú)論轉(zhuǎn)換器采用一
關(guān)鍵字： ADC 時(shí)延建立時(shí)間模擬IC

共3條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條建立時(shí)間!
歡迎您創(chuàng)建該詞條，闡述對(duì)建立時(shí)間的理解，并與今后在此搜索建立時(shí)間的朋友們分享。創(chuàng)建詞條