首頁(yè) > 新聞中心 > 牛人業(yè)話
入門 結(jié)合一兩個(gè)小項(xiàng)目把上面所說的事情都做好后，差不多就可以進(jìn)入入門的階段了(要求稍微嚴(yán)格了一點(diǎn)點(diǎn)，呵呵)。 入門階段要學(xué)的有：設(shè)計(jì)時(shí)序;理解約束的原理及如何加約束。 先談?wù)勗O(shè)計(jì)時(shí)序。 設(shè)計(jì)時(shí)......
入門前 剛才開始接觸邏輯設(shè)計(jì)很多人會(huì)覺得很簡(jiǎn)單：因?yàn)関erilog的語(yǔ)法不多，半天就可以把書看完了。但是很快許多人就發(fā)現(xiàn)這個(gè)想法是錯(cuò)誤的，他們經(jīng)常埋怨綜合器怎么和自己的想法差別這么大：它竟然連用for循環(huán)寫的一......
我接觸邏輯設(shè)計(jì)有三年多的時(shí)間了，說是三年，其實(shí)真正有大的提高就是在公司實(shí)習(xí)的那一年期間。在即將去公司報(bào)到之前，把一些東西寫下來，希望讓大家少走些彎路。 學(xué)習(xí)邏輯設(shè)計(jì)首先要有項(xiàng)目掛靠，如果你覺得未來一段時(shí)間你都不......
近日，LED驅(qū)動(dòng)電路設(shè)計(jì)方面的資深達(dá)人DougBailey總結(jié)了設(shè)計(jì)工作中需要注意的問題和親身設(shè)計(jì)心得，為大家分享總結(jié)如下： 一、不要使用雙極型功率器件 DougBailey指出由于雙極型功率器件比MOS......
從事嵌入式軟件開發(fā)的好處是： 1 目前國(guó)內(nèi)外這方面的人都很稀缺。 一方面，是因?yàn)檫@一領(lǐng)域入門門檻較高，不僅要懂較底層軟件(例如操作系統(tǒng)級(jí)、驅(qū)動(dòng)程序級(jí)軟件)，對(duì)軟件專業(yè)水平要求較高(嵌入式系統(tǒng)對(duì)軟件設(shè)計(jì)的時(shí)......
電流反饋 (CFB) 放大器大部分歸屬高速放大器范疇。近年來所推出的大量良好應(yīng)用指南主要用來介紹應(yīng)用電流反饋放大器的工作以及其中所遇到的主要問題。這里我們將通過簡(jiǎn)短的文字加以總結(jié)。 CFB 放大器具有一個(gè)高阻抗......
在FPGA內(nèi)部資源中，RAM是較為常用的一種資源。 通常實(shí)例化RAM中，一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過寄存器搭，也就是分布式RAM。前者一般用于提供較大的存儲(chǔ)空間，后者則提供小......
FIFO在FPGA設(shè)計(jì)中除了上篇所介紹的功能之外， 還有以下作為以下功能使用： (1) 內(nèi)存申請(qǐng) 在軟件設(shè)計(jì)中，使用malloc()和free()等函數(shù)可以用于內(nèi)存的申請(qǐng)和釋放。特別是在有操作系統(tǒng)的環(huán)境下......
FIFO是FPGA內(nèi)部一種常用的資源，可以通過FPGA廠家的的IP生成工具生成相應(yīng)的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫的時(shí)鐘是否為同一時(shí)鐘，如使用一個(gè)時(shí)鐘則為同步FIFO，讀寫時(shí)鐘......
工程更改(ECO)將推高設(shè)計(jì)成本，造成產(chǎn)品開發(fā)大量延遲，進(jìn)而延遲產(chǎn)品上市時(shí)間。然而，通過認(rèn)真思考經(jīng)常發(fā)生問題的七大關(guān)鍵領(lǐng)域，可以規(guī)避大多數(shù)ECO。這七大領(lǐng)域是：元器件選擇，存儲(chǔ)器，濕度敏感等級(jí)(MSL)，可測(cè)性設(shè)計(jì)(......
43.2%在閱讀
23.2%在互動(dòng)
