正常瀏覽有問(wèn)題，請(qǐng)點(diǎn)擊這里
|
正常瀏覽有問(wèn)題，請(qǐng)點(diǎn)擊這里 |
 |
|
下載《從仿真到硬件加速仿真 — 可完全重復(fù)使用的 UVM 架構(gòu)》白皮書(shū)，即有機(jī)會(huì)獲得EEPW為大家準(zhǔn)備的京東E卡（20元京東E卡200個(gè)），學(xué)習(xí)新知識(shí)，輕松領(lǐng)好禮！ 活動(dòng)時(shí)間：2017年12月13日-2018年1月25日 （此活動(dòng)只針對(duì)工程師） 活動(dòng)結(jié)束后，京東E卡會(huì)通過(guò)站內(nèi)消息的形式發(fā)送給各位獲獎(jiǎng)?wù)摺? |
||
|
從仿真到硬件加速仿真 — 可完全重復(fù)使用的 UVM 架構(gòu) Wilson Research Group 公司于 2012 年進(jìn)行的功能驗(yàn)證研究表明，在 ASIC 和 FPGA 開(kāi)發(fā)過(guò)程中，一半以上的時(shí)間花在了設(shè)計(jì)驗(yàn)證上，而這是有原因的。很多設(shè)計(jì)缺陷如果不能在早期階段進(jìn)行隔離和修復(fù)，后期會(huì)更難以解決，成本也會(huì)成倍增加。因此，確保驗(yàn)證過(guò)程完整非常重要，在流片之前盡可能多地驗(yàn)證各種場(chǎng)景。這一點(diǎn)則與范圍更大的半導(dǎo)體生態(tài)系統(tǒng)技術(shù)進(jìn)步形成鮮明對(duì)比，后者是盡量縮短芯片面市的時(shí)間。 
|
 |
| 如果您要退訂，請(qǐng) 點(diǎn)擊這里 Copyright ?2017 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved. |