越來(lái)越多的用戶加入Vivado設(shè)計(jì)的洪流。 Xilinx Vivado? 設(shè)計(jì)套件是一種以IP和系統(tǒng)為中心的領(lǐng)先一代的全新SoC增強(qiáng)型開(kāi)發(fā)環(huán)境,致力于在未來(lái)十年加速All Programmable器件的設(shè)計(jì)生產(chǎn)力,解決系統(tǒng)級(jí)集成和生產(chǎn)力瓶頸問(wèn)題。這套設(shè)計(jì)工具專為系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)開(kāi)發(fā),旨在幫助他們?cè)诟俚钠骷屑筛嘞到y(tǒng)功能,同時(shí)提升系統(tǒng)性能、降低系統(tǒng)功耗、減少物料清單(BOM)成本。
Vivado IP Integrator (IPI)是建立在Vivado設(shè)計(jì)套件基礎(chǔ)之上,具有器件和平臺(tái)意識(shí)到互動(dòng)性、圖形化和可編寫(xiě)腳本的環(huán)境,可加速在All Programmable FPGA器件中創(chuàng)建高度集成、復(fù)雜的設(shè)計(jì)。
Vivado 高層次綜合(HLS)目前用于無(wú)線、醫(yī)療、國(guó)防和消費(fèi)類(lèi)等應(yīng)用的高級(jí)算法中,用于加速I(mǎi)P創(chuàng)建、它可讓賽靈思All Programmable器件直接運(yùn)用C、C++和System C規(guī)范,無(wú)需手動(dòng)創(chuàng)建RTL。Vivado IP Integrator和Vivado HLS結(jié)合使用能大幅降低開(kāi)發(fā)成本,相對(duì)于RTL而言能降低多達(dá)15倍。Vivado HLS不僅能加速算法實(shí)現(xiàn),還能將驗(yàn)證時(shí)間縮短多達(dá)1萬(wàn)倍。
Xilinx為了加速設(shè)計(jì)進(jìn)程,準(zhǔn)確預(yù)測(cè)設(shè)計(jì)進(jìn)度,專門(mén)針對(duì)Vivado設(shè)計(jì)套件打造了UltraFast設(shè)計(jì)方法,涵蓋開(kāi)發(fā)板規(guī)劃、設(shè)計(jì)創(chuàng)建、IP集成、實(shí)現(xiàn)、編程和硬件調(diào)試等設(shè)計(jì)的各個(gè)環(huán)節(jié),是提高設(shè)計(jì)生產(chǎn)力的最佳實(shí)踐方法。 |