來(lái)自單一模型的高層次綜合

　　Synphony HLS引擎能夠?yàn)锳SIC、FPGA、快速原型或虛擬平臺(tái)綜合優(yōu)化的架構(gòu)，同時(shí)通過(guò)各級(jí)別的實(shí)施流程保持驗(yàn)證的連貫性?？紤]到用戶指定的目標(biāo)和架構(gòu)限制，通過(guò)在語(yǔ)言和模型邊界(包括M語(yǔ)言和IP模塊)以及整個(gè)設(shè)計(jì)層次上應(yīng)用排線、編制和約束優(yōu)化，HLS引擎能夠在多層級(jí)上進(jìn)行自動(dòng)優(yōu)化。

　　Synphony HLS用于ASIC設(shè)計(jì)

　　Synphony HLS具備新的先進(jìn)的時(shí)序評(píng)估功能，在給定的ASIC技術(shù)下，能夠自動(dòng)地利用Design Compiler獲取自動(dòng)排線和快速時(shí)序收斂過(guò)程中所需的精確信息。

　　Synphony HLS用于FPGA設(shè)計(jì)

　　Synphony HLS還可為廣泛的FPGA產(chǎn)品系列(Actel, Altera, Lattice, 和Xilinx)提供先進(jìn)的時(shí)序和特定器件優(yōu)化。這包括在當(dāng)今FPGA器件中，硬件乘法器、存儲(chǔ)器、移位寄存器和其他高級(jí)硬件資源的優(yōu)化映射。

　　Synphony HLS用于快速原型

　　利用Synphony HLS和Synopsys技術(shù)領(lǐng)先的Confirma快速原型解決方案，設(shè)計(jì)團(tuán)隊(duì)能夠快速地將他們的設(shè)計(jì)在流片前搭建出原型，并在設(shè)計(jì)周期的更早期開(kāi)始高性能算法驗(yàn)證和軟件開(kāi)發(fā)。

　　用于更早期軟件開(kāi)發(fā)和更快系統(tǒng)驗(yàn)證的C-Output

　　通過(guò)將C模型創(chuàng)建成開(kāi)發(fā)流程中的自然副產(chǎn)品，Synphony HLS補(bǔ)充了C/C++實(shí)施、驗(yàn)證和嵌入式軟件開(kāi)發(fā)流程。Synphony HLS生成定點(diǎn)ANSI-C模型，可用于各種系統(tǒng)仿真環(huán)境和虛擬平臺(tái)，包括Synopsys的Innovator、System Studio、VCS 和 SystemC 流程。從而Synphony HLS確保了在設(shè)計(jì)周期的更早期開(kāi)始基于C的核查和驗(yàn)證。

　　“迄今為止，還沒(méi)有一種能夠在抽象層級(jí)上自動(dòng)獲取連貫驗(yàn)證流程的方法，也沒(méi)有用非常流行的M語(yǔ)言實(shí)現(xiàn)的具備優(yōu)化輸出的實(shí)現(xiàn)流程。”Synopsys 副總裁兼Synplicity 事業(yè)部總經(jīng)理，Gary Meyers說(shuō)：“有了Synphony HLS，我們能夠?yàn)橄到y(tǒng)和軟件驗(yàn)證提供一種比競(jìng)爭(zhēng)對(duì)手更快和更可靠的方法。結(jié)合Synopsys技術(shù)領(lǐng)先的系統(tǒng)原型和硬件輔助驗(yàn)證解決方案，設(shè)計(jì)團(tuán)隊(duì)們能夠更加經(jīng)濟(jì)和更加可靠地設(shè)計(jì)和驗(yàn)證他們復(fù)雜的芯片和軟件。”