基于LEON3處理器和Speed協(xié)處理器的復(fù)雜SoC設(shè)計(jì)實(shí)現(xiàn)*

作者：徐欣鋒中國科學(xué)院微電子研究所專用集成電路與系統(tǒng)研究室時(shí)間：2009-05-20 來源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫查詢

本文引用地址：http://www.biyoush.com/article/94563.htm

　　圖7 Speed core所需的配置時(shí)序

　　同理于控制字，濾波系數(shù)和原始數(shù)據(jù)的輸入亦需要一定的HDL代碼來實(shí)現(xiàn)指令或數(shù)據(jù)向時(shí)序圖的轉(zhuǎn)化，其本質(zhì)相當(dāng)于譯碼，實(shí)現(xiàn)起來難度不大，此處就不再累述。Speed處理后數(shù)據(jù)通過狀態(tài)信號(hào)(zero_flag)下降沿觸發(fā)LEON3的中斷響應(yīng)，實(shí)現(xiàn)向外部存儲(chǔ)器的輸出，此過程和數(shù)據(jù)輸入類似。

　　編程、編譯及仿真

　　用戶在C編程時(shí)，只需要按照Speed所需的啟動(dòng)方式，先設(shè)置控制字、再輸入濾波系數(shù)、然后啟動(dòng)DMA輸入原始數(shù)據(jù)。值得注意的地方是，為了實(shí)現(xiàn)Speed的運(yùn)算與DMA中原始數(shù)據(jù)輸入同步，需要在C代碼的不同指令間插入一定的延遲指令，此延遲間隔可根據(jù)軟硬件的響應(yīng)速度來計(jì)算。

　　Gaisler Research公司提供完整的LEON3開發(fā)套件，包括C代碼編譯器sparc-elf-gcc，大大方便了軟硬件開發(fā)和聯(lián)合調(diào)試。將LEON3和Speed的SoC硬件HDL描述，及編譯后的二進(jìn)制指令調(diào)入Modelsim進(jìn)行軟件仿真，再利用FPGA進(jìn)行硬件仿真，其結(jié)果如圖8、9、10所示。