與LSI公司達成協議利用110 nm工藝、經過硅驗證的IP和靈活的支援選擇， 將先進ASIC和SoC的成本減至最低，并將上市時間縮至最短。

　　2009年4月14日 - 全球領先的高性能、高能效硅方案供應商安森美半導體(ON Semiconductor與LSI 公司達成的協議，進一步擴充專用集成電路(ASIC)系列。這協議讓安森美半導體的客戶能夠通過設在美國俄勒岡州Gresham的安森美半導體晶圓制造廠，獲得成熟及高性價比的110納米(nm)工藝技術，及相關的經過硅驗證的知識產權(IP)。

　　這110 nm“系統(tǒng)平臺”SP110為客戶提供高密度、高性能的技術，并比類似技術將一次性工程 (NRE)成本減至最低，且將上市時間縮至最短。SP110最高的工作頻率為450兆赫(MHz)， IP陣容豐富，能夠滿足90 nm或更小節(jié)點技術的眾多性能和功能要求，省卻這些技術的開發(fā)成本及工藝經常費用。此外，SP110提供比某些主流130 nm技術更優(yōu)的性能及更低的能耗。

　　SP110結合工藝優(yōu)勢、豐富的IP選擇及技術支援，滿足通信、消費、工業(yè)及醫(yī)療等市場的客戶需求。SP110方案非常貼合軍事及航空應用，充分發(fā)揮基于美國的設計和制造優(yōu)勢，端到端地符合國際武器貿易規(guī)章(ITAR)要求。SP110還會遵從QML和AS9100等專門的軍事/航空質量標準。

　　安森美半導體總裁兼首席執(zhí)行官傑克信(Keith Jackson)說：“我們的是項SP110投資，足證我們不斷致力于拓展ASIC業(yè)務。我們還計劃將這技術用于需要更高數字電路成分及性能、同時將能耗降至最低的未來專用標準產品(ASSP)和標準產品平臺。”

　　根據與LSI達成的協議條款，安森美半導體將提供廣泛的IP系列，包括支持PCI Express、千兆位以太網(GbE)和10 Gbps連接單元接口(XAUI)等接口標準的串行解串器(SerDes)方案。SP110客戶還將能夠利用安森美半導體其它經過硅驗證、可綜合的IP陣容，包括用于USB 2.0、以太網媒體訪問控制器(MAC)、微控制器、時序產生器和DDR 1/2/3存儲器控制器等的IP模塊。

　　SP110利用低K銅(Cu)互連技術，提供達9個金屬層，包括2個重分布層(RDL)。這技術支持 1.2伏特(V)的內核電壓及1.8 V、2.5 V、3.3 V和5.0 V的輸入/輸出(I/O)電壓。安森美半導體提供SP110的網表及寄存器傳輸級(RTL)交遞(handoff)方法，確保為設計人員提供最大的靈活性。

　　安森美半導體數字及混合信號產品部高級副總裁Bob Klosterboer說：“這令人振奮的新平臺使我們能夠提供前所未有獨特的相關工藝組合優(yōu)勢，如在岸(on-shore)生產和110 nm ASIC性能，配以寬廣的IP，使安森美半導體更好地服務我們現有的客戶及拓展至新的定制IC市場。”

　　LSI定制方案部高級副總裁兼總經理Sudhakar Sabada說：“我們非常高興與安森美半導體合作，拓展我們強固、經過硅驗證的110 nm工藝技術和IP。雙方攜手下，安森美半導體能為他們的客戶提供吸引的設計平臺，應用于不同的方案。”