Lattice Semiconductor公司的Machxo PLD設(shè)計(jì)把上面所描述的元件和另外的一些性能組合在一起：

　　·模塊A是并行到JTAG變換模塊。

　　·模塊B是端口鏈接器。

　　·模塊C是Machxo PLD專門的JTAG端口。

　　·模塊D是微處理器/微控制器JTAG端口。

　　此設(shè)計(jì)有幾個(gè)關(guān)鍵點(diǎn)。第一是用單個(gè)JTAG接頭編程PLD和連接外部制造/診斷設(shè)備。第二點(diǎn)是用1×3接頭控制TMS引腳的目的地到模塊C。在PCB開始裝配時(shí)，PLD是空白的，而且必須編程，在1~2引腳之間短路連接允許JTAG和編程接頭驅(qū)動(dòng)PLD的TMS線?？梢跃幊蘌LD板組裝之后才能進(jìn)行短路。在所有其他情況下，引腳2~3之間放置跳接線。

　　被編程的PLD已準(zhǔn)備好執(zhí)行制造、測(cè)試、調(diào)試和維修等任務(wù)。

　　制造測(cè)試

　　制造是PLD設(shè)計(jì)的第一受益者，制造感興趣的是確認(rèn)線跡沒有短路和沒有開路。用JTAG測(cè)試設(shè)備和一組可靠的JTAG鏈路是能夠確認(rèn)連接是否正確。

　　用端口連接器把JTAG鏈路隔離為更小的子單元，可把目標(biāo)定在PCB上未端的邏輯單元。測(cè)試可以執(zhí)行得更快，因?yàn)榭梢钥刂七吔鐠呙桄滈L(zhǎng)度。也可以更快地進(jìn)行初始化可編程器件。

　　JTAG執(zhí)行測(cè)試的主要接口是JTAG和編程接頭。假若測(cè)試人員在執(zhí)行測(cè)試前不需要改變板上的任何跳接線或其他設(shè)備，這就更好。JTAG和編程接頭上的備用引腳可做為使能/斷開和多路轉(zhuǎn)換器選擇。此選擇/使能引腳自動(dòng)處理端口鏈路器模塊的3態(tài)port# 4并開關(guān)內(nèi)部多路轉(zhuǎn)換器。多路轉(zhuǎn)換器選擇JTAG和編程接頭或并行到JTAG變換邏輯。這允許制造和測(cè)試的連接JTAG測(cè)試設(shè)備，而不需要調(diào)節(jié)PCB上的任何短接。

　　工程開發(fā)

　　用PLD控制測(cè)試過程能為工程開發(fā)提供良好的互連測(cè)試。然而，FPGA/PLD和固件設(shè)計(jì)人員現(xiàn)在可以開始做硬件工作。

　　PCB開發(fā)是一個(gè)反復(fù)的過程，工程師經(jīng)常改變可編程器件的內(nèi)容。工程師一般也用微處理器和調(diào)試工具。

　　在開發(fā)和調(diào)試過程中的早期，固件和微處理器控制可能不是完整的工作。在此期間，由于JTAG和可編程接頭接口可初始化可編程邏輯器件。

　　板開發(fā)早期要做的另一事情是開發(fā)微處理器控制碼。固件會(huì)有錯(cuò)誤需要調(diào)試。完成調(diào)試的方法是用JTAG基調(diào)試工具。采用JTAG基調(diào)試工具引起的一個(gè)問題是這種工具要求微處理器只能有一個(gè)器件連接到微處理器的JTAG I/O。這樣要求與制造組的需要是矛盾的。然而，圖4所建議的方案早已解決了此問題。

　　固件工程師能夠接入調(diào)試端口，而不會(huì)干擾JTAG鏈路的邏輯。在微處理器碼調(diào)試期間獲得微處理器JTAG端口的全部控制，而能夠用JTAG調(diào)試工具。假如沒有測(cè)試工具連接到JTAG和編程接頭，則固件工程師除希望有到微處理器的鏈路外，也有在所有JTAG鏈路的接入?，F(xiàn)在，固件工程師能夠增加板的測(cè)試能力?，F(xiàn)在，固件工程師能夠增加板的測(cè)試能力。微處理器控制的測(cè)試程序經(jīng)常是固有的或是動(dòng)態(tài)下載，這取決于系統(tǒng)資源。測(cè)試程序可返回到制造組，允許更徹底地測(cè)試板的裝配板。