用VCXO替代具有標(biāo)準(zhǔn)AT-cut晶體、變?nèi)莨芎碗娙萜鞯腣C-TCXO時，集成的DCXO電路具有最低的BOM，它集成了除3.2×2.5mm晶體外的所有外部元件，而不需要制造線上的變?nèi)莨芏?biāo)。圖2示出集成這種功能的原理圖。

　　對于帶CDXO和大的片上容性調(diào)節(jié)范圍的收發(fā)器，較大的3.2×5.0mm晶振可節(jié)省10%晶振所占面積。

　　應(yīng)該考慮周到的選擇收發(fā)器制造工藝，以保證手機(jī)可行的商業(yè)型號，而同時滿足市場成本要求。CMOS工藝由于具有更小的光刻尺寸使其具有低制造成本和小管芯面積的特點，而成為蜂窩IC所希望的工藝技術(shù)。

　　CMOS前景

CMOS設(shè)計有時會遇到問題。在用它實現(xiàn)復(fù)雜系統(tǒng)時，特別是系統(tǒng)需要嚴(yán)格的RF性能指標(biāo)和大規(guī)范數(shù)字集成時，CMOS不總是能提供所希望的Q值或?qū)σr底耦合最佳隔離和高頻寄生降低。然而，最近幾年，一些制造商已經(jīng)克服了設(shè)計問題，實現(xiàn)了重大的商業(yè)成功。由于CMOS也用于移動電話中的基站功能，所以，這種新方法對于進(jìn)一步RF、基站和電源管理功能的集成是關(guān)鍵性的。(魯)