Tensilica日前宣布，對Avnet 的Xilinx Virtex-4 LX200開發(fā)工具包進(jìn)行支持，使其可進(jìn)行Xtensa可配置處理器和鉆石系列標(biāo)準(zhǔn)處理器高速的、基于硬件的仿真。目前軟件開發(fā)工程師可在符合成本效益Avnet LX60板子和高容量Avnet LX200板子之間進(jìn)行選擇，實(shí)現(xiàn)加速軟件設(shè)計(jì)、調(diào)試和程序優(yōu)化過程。

　　Tensilica市場副總裁Steve Roddy表示，“在復(fù)雜片上系統(tǒng)設(shè)計(jì)中，設(shè)計(jì)團(tuán)隊(duì)需要盡可能并行完成跟硬件開發(fā)一樣多的軟件開發(fā)工作。相比使用軟件仿真方法，通過在一塊Avnet FPGA板上模擬Tensilica處理器，軟件工程師可以顯著地縮短開發(fā)周期。”

　　Tensilica軟件開發(fā)工程師工具包(SDKs)， 包括一個(gè)IDE(Xtensa Xplorer™集成設(shè)計(jì)開發(fā)環(huán)境)，代碼開發(fā)工具鏈和Tensilica指令集仿真器(ISS)。該工具包可與上述任一款A(yù)vnet FPGA板緊密工作。該軟件工具包括的庫可使軟件開發(fā)工程師使用標(biāo)準(zhǔn)C語言庫函數(shù)，諸如打印到主機(jī)、及從主機(jī)硬盤讀/寫。

　　Tensilica處理器幫助設(shè)計(jì)工程師最大限度利用Avnet Virtex-4開發(fā)包優(yōu)點(diǎn)來匯集大量基于硬件分析信息，從而得到程序執(zhí)行分析文件，快速指出執(zhí)行熱點(diǎn)。該分析可在Tensilica Xtensa Xplorer IDE中圖形化顯示出來。

　　通過反饋編譯，開發(fā)工程師能設(shè)置標(biāo)志位，從而搜集在Avnet Xilinx開發(fā)包板子執(zhí)行分支程序(循環(huán)、跳轉(zhuǎn)等)次數(shù)統(tǒng)計(jì)數(shù)據(jù)。然后Xtensa C/C++編譯器利用實(shí)時(shí)產(chǎn)生統(tǒng)計(jì)數(shù)據(jù)對程序進(jìn)行重新編譯：

　　(a)通過將執(zhí)行頻率最高分支程序放置在直線代碼中對速度進(jìn)行優(yōu)化;

　　(b)通過將執(zhí)行頻率低程序針對代碼大小而不是速度進(jìn)行編譯來優(yōu)化代碼大小;

　　此種基于反饋編譯方法可提高應(yīng)用程度速度5%-15%，減少代碼大小達(dá)15%。

　　另外，板上以太網(wǎng)(Ethernet)接口使其適合運(yùn)行如Linux一樣的操作系統(tǒng)、和相關(guān)聯(lián)TCP/IP堆棧和網(wǎng)絡(luò)文件系統(tǒng)。