Actel公司宣布推出最新的Libero集成設(shè)計(jì)環(huán)境 (IDE) 6.2 版本，集成了最佳的設(shè)計(jì)工具，擁有設(shè)計(jì)分析和時(shí)序收斂的嶄新重要功能，使得現(xiàn)場可編程門陣列 (FPGA) 設(shè)計(jì)人員在質(zhì)量、效率和功能方面獲得最好的效果。與Libero 6.2 一同推出的還有Actel全新SmartTime靜態(tài)時(shí)序分析環(huán)境，能夠協(xié)助客戶分析和管理時(shí)序，進(jìn)行高級(jí)的時(shí)序驗(yàn)證，并通過與時(shí)序驅(qū)動(dòng)布局布線緊密結(jié)合而保證可預(yù)測的時(shí)序收斂。

　　在這個(gè)Libero版本中，Actel和Mentor進(jìn)一步合作，把Mentor Graphics的世界級(jí)ModelSim AE仿真作為Libero“Gold”套裝的重要組成部分，Libero Gold套裝現(xiàn)可免費(fèi)提供給Actel的所有客戶。此外，Libero 6.2 IDE也包括Synplicity的增強(qiáng)綜合功能和Magma Design Automation的物理綜合性能。現(xiàn)時(shí)，Libero更可運(yùn)行于Linux和Solaris平臺(tái)上。

　　Actel反熔絲產(chǎn)品和工具市務(wù)總監(jiān)Saloni Howard-Sarin稱：“Actel將自行開發(fā)的工具和第三方EDA解決方案結(jié)合在一起，所提供新的環(huán)境和方法能協(xié)助用戶通過更簡便和及時(shí)的途徑，達(dá)致其設(shè)計(jì)目標(biāo)。新版本Libero IDE包羅了用于設(shè)計(jì)分析和時(shí)序收斂的重要嶄新功能。用戶能將時(shí)序約束加諸于其設(shè)計(jì)中，管理和分析這些約束的影響，以及更有效地進(jìn)行設(shè)計(jì)的時(shí)序收斂，并同時(shí)實(shí)現(xiàn)更高性能?！?/p>

　　SmartTime是由Actel開發(fā)功能強(qiáng)大的新型多可視 (multi view) 產(chǎn)品，旨在協(xié)助設(shè)計(jì)人員進(jìn)行詳細(xì)的時(shí)序分析，然后迅速?zèng)Q定實(shí)現(xiàn)設(shè)計(jì)收斂所需的步驟。SmartTime Constraints Editor的視見功能可讓用戶表列、編輯和建立精確的時(shí)序約束。它包含帶有可視對(duì)話的圖形用戶界面，引導(dǎo)用戶正確捕捉時(shí)序要求和例外情況。另一個(gè)可視產(chǎn)品SmartTime Analyzer允許設(shè)計(jì)人員對(duì)每一個(gè)時(shí)鐘域執(zhí)行最小和最大的時(shí)序分析，并提供時(shí)鐘域之間的分析能力。該工具能讓設(shè)計(jì)人員快速跟蹤違犯時(shí)序的路徑，從而簡化整個(gè)分析過程。設(shè)計(jì)人員可在違犯路徑上直接設(shè)定特定的時(shí)序約束，以加強(qiáng)或放松有關(guān)需求，及快速進(jìn)行時(shí)序收斂迭代。關(guān)于SmartTime和Libero IDE 6.2版本的更多信息，可登入網(wǎng)站http://www.actel.com查詢。