平臺(tái) FPGA 的發(fā)展帶來了什么？

Will The Evolution of Platform FPGAs?

當(dāng)今多平臺(tái) FPGA 動(dòng)搖 ASIC/ASSP 供應(yīng)商。

作者 Richard Sevcik

賽靈思公司可編程邏輯系統(tǒng)與知識(shí)產(chǎn)權(quán)/內(nèi)核及軟件解決方案部執(zhí)行副總裁

　　有關(guān) FPGA 是否是 ASIC 和 ASSP 可行替代品的爭(zhēng)論已經(jīng)持續(xù)了近十年。iSupply、Gartner Dataquest 及其它業(yè)界分析師的研究表明當(dāng)前正處在 ASIC 設(shè)計(jì)新客戶不斷減少，F(xiàn)PGA 設(shè)計(jì)新客戶不斷增多的趨勢(shì)當(dāng)中。

　　基于 90 nm 工藝制造的下一代平臺(tái) FPGA 器件極大地?cái)U(kuò)展了高性能處理和系統(tǒng)集成的功能選擇。隨著一些新的應(yīng)用解決方案的制定，它們將繼續(xù)推動(dòng) ASIC 設(shè)計(jì)新客戶進(jìn)一步減少。

　　新千年伊始，業(yè)界第一款平臺(tái) FPGA Xilinx Virtex-II 和 Virtex-II Pro 器件的推出引發(fā)了新一輪的爭(zhēng)論。這些高性能器件，憑借其靈活的器件集成能力、可編程 I/O、以及大大降低的整體設(shè)計(jì)成本，將促進(jìn)引入和建立 SoC 設(shè)計(jì)方法論，并迅速取代無數(shù) ASIC SoC 設(shè)計(jì)。

00    Xcell 雜志                2005 年一季刊

　　高性能 RISC CPU、塊 RAM、多千兆位高速串行 I/O、專用 DSP 功能、以及其它系統(tǒng)增強(qiáng)的增加，促成了技術(shù)進(jìn)步，進(jìn)一步鞏固了平臺(tái) FPGA 相對(duì)于對(duì)應(yīng)的ASIC SoC設(shè)計(jì)的上升勢(shì)頭。然而，要在某個(gè)專用領(lǐng)域獲得高性能 DSP、處理或連接特性，設(shè)計(jì)人員卻往往不得不購買最大、最貴的器件。大器件可以擁有最多的先進(jìn)特性，而在小器件中則有所減縮。

　　今天，賽靈思又發(fā)布了一種新的面向領(lǐng)域優(yōu)化的多平臺(tái) FPGA 系列-- Virtex-4(tm) 系列，該系列具有可根據(jù)所需特性和成本目標(biāo)進(jìn)行多維應(yīng)用增減的能力。結(jié)合創(chuàng)新的柱形架構(gòu)方法與工藝技術(shù)的進(jìn)步 (90 nm/300 mm)，賽靈思已做好準(zhǔn)備，超越 51 億美元的可編程邏輯市場(chǎng)，進(jìn)入到 840 億美元 ASIC 和 ASSP 市場(chǎng)中攫取額外的份額（來源：Gartner Dataquest 2007）。

正確的組合

　　基于革命性的高級(jí)硅片組合模塊(ASMBL) 柱形架構(gòu)方法，賽靈思公司如今可以經(jīng)濟(jì)地開發(fā)多種FPGA平臺(tái)，每一種采用不同的特性組合。這樣，就可以為某個(gè)特定應(yīng)用領(lǐng)域?qū)Ｓ闷脚_(tái)進(jìn)行專門優(yōu)化，如邏輯、DSP、連接性以及嵌入式處理等，以滿足以前只能用 ASIC、ASSP 和類似器件實(shí)現(xiàn)的應(yīng)用要求，同時(shí)從本質(zhì)上保持可編程特性。

　　設(shè)計(jì)人員或設(shè)計(jì)團(tuán)隊(duì)不僅多了一種選擇理想平臺(tái)的機(jī)會(huì)，而且他們還可以選擇恰好適合其應(yīng)用的特性組合的器件尺寸，從而以最低的成本獲得所需的功能和性能。

　　這種獨(dú)一無二的創(chuàng)建優(yōu)化應(yīng)用領(lǐng)域子系統(tǒng)的靈活性和能力，為 FPGA 確立了更高的標(biāo)準(zhǔn)。

　　可同時(shí)進(jìn)行硬件和軟件編程的器件提供了比 ASIC 或 ASSP 器件更多的靈活設(shè)計(jì)選擇。在開發(fā)進(jìn)程中對(duì)系統(tǒng)架構(gòu)隨時(shí)進(jìn)行重新檢查、更改或增強(qiáng)的能力為滿足應(yīng)用要求提供了最強(qiáng)大的工具套件。

　　設(shè)計(jì)人員可以利用這一相同功能對(duì)硬件進(jìn)行現(xiàn)場(chǎng)開發(fā)，從而滿足新要求或避免昂貴的硬件升級(jí)。鑒于當(dāng)前存在許多新興和競(jìng)爭(zhēng)標(biāo)準(zhǔn)的現(xiàn)實(shí)，這種靈活性顯得極為重要。

“總成本”優(yōu)勢(shì)

　　FPGA 在降低成本和使 FPGA 技術(shù)適合更廣泛的應(yīng)用方面展示了清晰和持續(xù)的趨勢(shì)。90 nm 硅加工技術(shù)與 300 mm 晶圓的結(jié)合形成累積效果：每晶圓上的管芯數(shù) (die-per-wafer) 比以前的器件提高了五倍。提高每晶圓管芯數(shù)與架構(gòu)集成相結(jié)合，可實(shí)現(xiàn)系統(tǒng)成本的大幅降低。

　　世界上沒有任何兩個(gè)人使用同樣的技術(shù)、系統(tǒng)或軟件，他們也不預(yù)定或也不希望使用同樣的內(nèi)容。

　　ASIC 和 ASSP 成本高，設(shè)計(jì)時(shí)間長(zhǎng)，因而使它們的主要用途局限于經(jīng)過驗(yàn)證的具有低風(fēng)險(xiǎn)、極高批量的應(yīng)用。ASIC 開發(fā)成本的急速和顯著上升，為平臺(tái) FPGA 在當(dāng)今前沿應(yīng)用中的應(yīng)用提供了明顯的優(yōu)勢(shì)。具有零非重復(fù)設(shè)計(jì)成本 (NRE) 的總成本優(yōu)點(diǎn)使得大批量 ASIC 或 ASSP的棄用率上升，前所未有地轉(zhuǎn)而采用 FPGA。

結(jié)論

　　面向領(lǐng)域優(yōu)化的多平臺(tái) FPGA 在加快 FPGA 技術(shù)進(jìn)入許多新應(yīng)用領(lǐng)域方面具有革命性意義。降低的風(fēng)險(xiǎn)、大大縮短的設(shè)計(jì)周期、以及零 NRE 等組合優(yōu)點(diǎn)，很快就會(huì)使除了最大批量應(yīng)用之外的所有應(yīng)用從基于單元的 ASIC 設(shè)計(jì)向更為靈活、寬容的架構(gòu)轉(zhuǎn)移，比如當(dāng)今面向領(lǐng)域優(yōu)化的 FPGA。