在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > EDA/PCB > 新品快遞 > CADENCE公布新的RF技術(shù)簡化納米級無線設(shè)備芯片的設(shè)計

            CADENCE公布新的RF技術(shù)簡化納米級無線設(shè)備芯片的設(shè)計

            ——
            作者: 時間:2007-11-14 來源:電子產(chǎn)品世界 收藏

              Cadence設(shè)計系統(tǒng)公司宣布推出Virtuoso Passive Component Designer,這是一種面向電感、變壓器和傳輸線設(shè)計、分析與建模的完整流程。這種新技術(shù)讓模擬與設(shè)計師能夠輕易掌握無源元件的設(shè)計,迅速開發(fā)出復(fù)雜的無線SoC和IC。Virtuoso Passive Component Designer從感應(yīng)系數(shù)、Q值和頻率等設(shè)計規(guī)范開始,幫助設(shè)計師為他們的特定應(yīng)用和工藝技術(shù)自動生成最適宜的感應(yīng)器件,實現(xiàn)更高的性能和更小的面積。內(nèi)置的精確3D全波解算器用于檢驗生成的器件,不再需要專門的電感特征化,并減少了設(shè)計周轉(zhuǎn)時間。

              Virtuoso Passive Component Designer是為90和65納米工藝節(jié)點而優(yōu)化的,支持高級設(shè)計規(guī)則和CMP約束,如Dummy金屬填料和打孔。除了支持多種形狀的電感和變壓器尺寸,設(shè)計團(tuán)隊還可以自己定制工藝尺寸或使用參數(shù)化單元或Pcell直觀形象地或手動地進(jìn)行調(diào)整。

              “電感和變壓器是我們高頻集成電路中的至關(guān)重要的元件。他們對于面積和性能有著極大的影響,”Renesas Technology公司設(shè)計技術(shù)部總經(jīng)理Hisaharu Miwa說。“我們的目標(biāo)是在初期設(shè)計階段就考慮到電感和變壓器的影響,從而提高設(shè)計效率。我們使用Virtuoso Passive Component Designer是因為它能夠解決這些問題。因為它是集成到Virtuoso定制設(shè)計平臺中的,并且有著精確的內(nèi)置電磁解算器,Virtuoso Passive Component Designer提供了易用的方法進(jìn)行建模和生成PDK組件”

              Virtuoso Passive Component Designer非常容易使用,不需要電磁專業(yè)技術(shù)。輸出的是完整的工藝設(shè)計工具包組件,有符號、原理圖、版圖和仿真模型。內(nèi)置的建模功能將S參數(shù)文件轉(zhuǎn)化為物理集總元件模型,隨時可用Virtuoso Spectre Circuit Simulator XL進(jìn)行分析。這種新的Cadence技術(shù)還有快速而精確的耦合分析能力,能夠讓設(shè)計師優(yōu)化電感應(yīng)和變壓器在版圖中布局,實現(xiàn)更小的面積和更高的成品率。

              “自從采用了Cadence RF設(shè)計方法學(xué)錦囊,并開始使用Virtuoso Passive Component Designer無源元件設(shè)計器對我們的感應(yīng)器和變壓器進(jìn)行進(jìn)行精確合成和建模,我們的VCO設(shè)計的頻率精確度立刻從提高了0.9-1.9%,”Epoch Microelectronics公司聯(lián)合創(chuàng)始人兼副總裁Aleksander Dec博士說。“將Virtuoso Passive Component Designer中詳盡的電感模型與QRC提取的精確RLCK提取視圖結(jié)合,能夠?qū)崿F(xiàn)精確的全簽收。使得時間和成本大為節(jié)省?!?/P>

              Virtuoso Passive Component Designer被緊密集成到 Cadence® Virtuoso® 定制設(shè)計平臺中。該新技術(shù)是Virtuoso多模式仿真(Virtuoso Multi-Mode Simulation)技術(shù)的一個組成部分,也是按照相同的靈活的許可證方式。

              “手機(jī)和便攜設(shè)備的進(jìn)化為模擬和RFIC設(shè)計師帶來了巨大的挑戰(zhàn),”Virtuoso定制IC研發(fā)部副總裁Srinivas Raman說?!霸絹碓蕉鄰?fù)雜的模擬和RF電路需要被裝填到同樣又小又輕的手持設(shè)備中,同時又要讓他們的成本和耗電量控制到1990年代的單波段設(shè)備相同的級別。使用Virtuoso多模仿真( Multi-Mode Simulation),模擬和RF設(shè)計團(tuán)隊可以迅速設(shè)計出精確的無源元件,滿足設(shè)計規(guī)范,比那種預(yù)先設(shè)計的通用型(one-size-fits-all)器件能夠?qū)崿F(xiàn)更低的耗電量和更小的面積?!?/P>



            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉