在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            關(guān) 閉

            新聞中心

            EEPW首頁 > 工控自動化 > 設(shè)計應(yīng)用 > SDRAM通用控制器的FPGA模塊化設(shè)計

            SDRAM通用控制器的FPGA模塊化設(shè)計

            ——
            作者:天津大學(xué)精密儀器與光電子工程學(xué)院生物醫(yī)學(xué)工程系 李剛 李智 時間:2007-09-10 來源:中電網(wǎng) 收藏
            引言

                  
            同步動態(tài)隨機存儲器(),在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新,其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM),被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?;?a class="contentlabel" href="http://www.biyoush.com/news/listbylabel/label/FPGA">FPGA控制器,以其可靠性高、可移植性強、易于集成的特點,已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而,復(fù)雜的控制邏輯和要求嚴格的時序,成為開發(fā)過程中困擾設(shè)計人員主要因素,進而降低了開發(fā)速度,而且大多數(shù)的基于的SDRAM控制器都是針對特定的SDRAM芯片進行設(shè)計,無法實現(xiàn)控制器的通用性。本文介紹一種通用SDRAM控制器的模塊化解決方案。

                   SDRAM控制邏輯復(fù)雜,命令種類多樣,需要周期性刷新操作、行列管理的等多重操作。

                   SDRAM首先要進行初始化操作。在上電后等待100ns, 至少執(zhí)行1條空操作,然后對所有頁執(zhí)行預(yù)充電操作,接著向各頁發(fā)出兩條刷新操作指令,最后執(zhí)行SDRAM工作模式的設(shè)定LMR命令用來配置SDRAM工作模式寄存器。SDRAM工作寄存器可以根據(jù)具體應(yīng)用的需要進行設(shè)置。

                   初始后的SDRAM在得到了RAS、CAS、WE的值后開始執(zhí)行相應(yīng)的命令。在對SDRAM進行讀、寫過程中,必須要先進行頁激活A(yù)CT操作,保證存儲單元是打開的,以便從中讀取地址或者寫入地址,然后通過預(yù)充電PHC命令實現(xiàn)來關(guān)閉存儲單元。在進行寫操作時,內(nèi)部的列地址和數(shù)據(jù)都會被寄存,而進行讀操作時,內(nèi)部地址被寄存,數(shù)據(jù)的存儲則發(fā)生在CAS延遲時間(通常為1~3個時鐘周期)后。最后,操作終止:當SDRAM順次的進行讀、寫操作后,當?shù)竭_到突發(fā)長度或者突發(fā)終止指令BT出現(xiàn)時,SDRAM將終止其操作。

                   模塊化的SDRAM控制器設(shè)計

                  
            在SDRAM控制器的FPGA實現(xiàn)方案中,采用了:FPGA的自底向上的模塊化設(shè)計思想,首先分析頂層模塊的功能,再將其功能分類細化,分配到不同的子模塊去實現(xiàn),然后自底向上的先逐步完成各個子模塊的設(shè)計,最后將子模塊相互連接生成頂層模塊。經(jīng)過分析,SDRAM控制器應(yīng)實現(xiàn)的功能有:為SDRAM提供刷新控制以保持SDRAM中的數(shù)據(jù);對主機的命令進行仲裁,將下一步要執(zhí)行的命令翻譯成可與SDRAM連接的信號;為SDRAM的讀、寫生成數(shù)據(jù)路徑。因此,根據(jù)SDRAM的指令操作特點將SDRAM控制器劃分為接口控制模塊、命令生成模塊和數(shù)據(jù)路徑模塊三個主要模塊(圖1)。

            SDRM控制器的FPGA模塊化設(shè)計

                   下面,對其接口信號進行介紹,需要注意的是,為了實現(xiàn)該控制器的通用性,ADDR、DATAIN、DATAOUT、DQ、DOM信號設(shè)計成可根據(jù)SDRAM的容量改變的形式。

                   與主機接口信號:CLK(系統(tǒng)時鐘);RESET(系統(tǒng)復(fù)位);CMD[2:0](譯碼指令);CMDACK(指令應(yīng)答信號);ADDR[ASIZE-1:0】(地址線);DATAIN/DATAOU[DSIZE-1:0](輸入、輸出數(shù)據(jù)總線);DM[(DSIZE/8)-1:0】(數(shù)據(jù)掩碼)。

                   與SDRAM接口信號:SA(地址線);BA(頁地址);CS-N(片選信號);CKE(時鐘使能信號);RAS、CAS、WE(命令控制信號);DQM[(DSIZE/8)-1:0](SDRAM數(shù)據(jù)掩碼);DQ[DSIZE-1:0】(雙向數(shù)據(jù)線)。

                各個模塊的設(shè)計與實現(xiàn)

                   接口控制模塊

                  
            接口控制模塊主要實現(xiàn)的功能是將CMD[2:0]翻譯成接口指令和對刷新計數(shù)器的控制指令。接口模塊在工作過程中首先通過要通過狀態(tài)機來完成對CMD[2:0]的翻譯。在VHDL程序中聲明一個用戶自定義類型states,根據(jù)CMD[2:0】輸入來決定狀態(tài)的轉(zhuǎn)移,完成對CMD[2:0】的解碼,部分代碼如下:
                    

                   另外,SDRAM需要周期性刷新操作以保持數(shù)據(jù)。在模塊的程序設(shè)計中,刷新周期的控制通過一個計數(shù)器來完成,到達規(guī)定的計數(shù)周期數(shù)時,接口模塊通過REF_REQ信號向SDRAM發(fā)出刷新請求。直到SDRAM完成刷新操作,發(fā)出REF_AcK刷新應(yīng)答信號,計數(shù)器才重新賦值,開始下一次的計數(shù)。

                   命令生成模塊

                  
            命令生成模塊實現(xiàn)對輸入的SDRAM指令請求進行仲裁判斷的功能,并將仲裁后要執(zhí)行的指令解碼成sDRAM需要的RAS、CAS等信號,從而實現(xiàn)指令對SDRAM的控制。仲裁機制是SDRAM控制器設(shè)計不可或缺的一個環(huán)節(jié)。仲裁機制實現(xiàn)要遵循如下規(guī)則:

                  

            linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)


            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉