摘    要：本文首先分析了采樣時鐘抖動對ADC信噪比性能的影響，然后指出產(chǎn)生時種抖動的原因，最后給出了兩種實(shí)用的低抖動采樣時鐘產(chǎn)生方案：基于低相位噪聲VCO(壓控振蕩器)的可變采樣時鐘的產(chǎn)生及基于極低相位噪聲溫度補(bǔ)償晶振的非可變采樣時鐘的產(chǎn)生。
關(guān)鍵詞：時鐘抖動；信噪比；相位噪聲；鎖相環(huán)

引言
ADC是現(xiàn)代數(shù)字解調(diào)器和軟件無線電接收機(jī)中連接模擬信號處理部分和數(shù)字信號處理部分的橋梁，其性能在很大程度上決定了接收機(jī)的整體性能。在A/D轉(zhuǎn)換過程中引入的噪聲來源較多，主要包括熱噪聲、ADC電源的紋波、參考電平的紋波、采樣時鐘抖動引起的相位噪聲以及量化錯誤引起的噪聲等。除由量化錯誤引入的噪聲不可避免外，可以采取許多措施以減小到達(dá)ADC前的噪聲功率，如采用噪聲性能較好的放大器、合理的電路布局、合理設(shè)計(jì)采樣時鐘產(chǎn)生電路、合理設(shè)計(jì)ADC的供電以及采用退耦電容等。本文主要討論采樣時鐘抖動對ADC信噪比性能的影響以及低抖動采樣時鐘電路的設(shè)計(jì)。

時鐘抖動對
ADC信噪比的影響
采樣時鐘的抖動是一個短期的、非積累性變量，表示數(shù)字信號的實(shí)際定時位置與其理想位置的時間偏差。時鐘源產(chǎn)生的抖動會使ADC的內(nèi)部電路錯誤地觸發(fā)采樣時間，結(jié)果造成模擬輸入信號在幅度上的誤采樣，從而惡化ADC的信噪比。
在時鐘抖動給定時，可以利用下面的公式計(jì)算出ADC的最大信噪比：
(1)
其分貝形式為：

(2)
根據(jù)公式(2)，圖1分別給出了量化位數(shù)為12-bit時不同時鐘抖動情形下ADC理想信噪比和實(shí)測信噪比示意圖。
由圖1可以看出時鐘的抖動對ADC信噪比性能的惡化影響是十分明顯的，相同時種抖動情形下進(jìn)入到ADC的信號頻率越高，其性能惡化就越大，同一輸入信號頻率情形下，采樣時鐘抖動越大，則ADC信噪比性能惡化也越大。對比圖1中兩個示意圖可以看出實(shí)測的采樣時鐘抖動對ADC信噪比性能的影響同理論分析得到的結(jié)果是十分吻合的，這也證明了理論分析的正確性。因此，在實(shí)際應(yīng)用時不能完全依據(jù)理想的信噪比公式來選擇A/D轉(zhuǎn)換芯片，而應(yīng)該參考芯片制造商給出的實(shí)測性能曲線和所設(shè)計(jì)的采樣時鐘的抖動性能來合理選擇適合設(shè)計(jì)需要的A/D轉(zhuǎn)換芯片，并留出一定的設(shè)計(jì)裕量。

兩種實(shí)用的低抖動
采樣時鐘產(chǎn)生電路
時鐘抖動的產(chǎn)生機(jī)制
直接測量時鐘抖動是比較困難的，一般采用間接測量的方法，為此本節(jié)首先給出時鐘抖動的產(chǎn)生機(jī)制。時鐘抖動是由時鐘產(chǎn)生電路(一般是基于低相位噪聲壓控振蕩器的鎖相環(huán)路)內(nèi)部各種噪聲源所引起的，例如熱噪聲(主要是壓控振蕩器輸出信號的熱噪聲基底)、相位噪聲和雜散噪聲等，理論分析表明：當(dāng)所需產(chǎn)生的頻率較高時，相位噪聲和雜散噪聲對時鐘抖動的惡化并不明顯。
一般來說，VCO輸出級放大器的熱噪聲基底可以看成有限帶寬的高斯白噪聲，其有效帶寬大約為工作頻率的兩倍。當(dāng)VCO正確地調(diào)諧到需要的輸出頻率時，噪聲基底對抖動的影響可以用下面的公式計(jì)算：
(3)
式中f0是振蕩器的中心頻率，f表示相對于中心頻率的偏移，L(f)是在頻率偏移f處的相位噪聲(單位是dBc/Hz)。為了進(jìn)一步改進(jìn)系統(tǒng)的性能，人們往往在VCO的輸出端使用一個頻率響應(yīng)類似于帶通濾波器的功率匹配網(wǎng)絡(luò)，這對帶寬外的噪聲有一定的衰減作用。這樣，就能夠利用從0 Hz到f0區(qū)間內(nèi)的積分估算最差情況下的噪聲，該范圍以外的噪聲被大大削弱，可以忽略，因?yàn)閺?到f0范圍內(nèi)的噪聲基底是平滑的，L(f)可視為常數(shù)，于是公式(3)簡化為：
      (4)
故由噪聲基底引起的邊沿時鐘抖動為：
                              (5)
理論上可以認(rèn)為從鎖相環(huán)路輸出信號的相位噪聲特性同VCO特性基本一致，但實(shí)際的鎖相電路會引入一定的噪聲，而VCO輸出放大器也會使產(chǎn)生的時鐘信號的相位噪聲特性變差。所以在進(jìn)行鎖相環(huán)電路的設(shè)計(jì)時，除了選擇具有較低相位噪聲的VCO外，還應(yīng)選擇具有較低噪聲系數(shù)的放大器或時鐘緩沖器，并盡量將時鐘產(chǎn)生電路與其它電路分隔開來。
基于低相位噪聲VCO的
可變采樣時鐘
圖2給出了一個實(shí)用的基于低相位噪聲VCO的低抖動可變采樣時鐘產(chǎn)生電路。
圖2中以MC145170作為時鐘產(chǎn)生環(huán)路的頻率合成器，選用Mini-Circuits公司的低相位噪聲壓控振蕩器POS-200作為時鐘產(chǎn)生環(huán)路的VCO，由于POS-200的輸出信號要經(jīng)過多次分路，所以在其輸出信號作第一次分路后，一路反饋送入MC145170作為輸入調(diào)諧信號，另一路則經(jīng)低噪聲放大器放大后輸出，然后再作一次分路，一路作為ADC的采樣時鐘，另一路則送入DSP作為ADC采樣后數(shù)字信號的同步時鐘。由上面的分析可知，只要設(shè)計(jì)得當(dāng)，上述的時鐘產(chǎn)生電路輸出信號的相位噪聲特性將主要取決于POS-200，POS-200在偏離中心頻率1MHz處的單邊相位噪聲為-150dBc/Hz，在估計(jì)鎖相環(huán)電路輸出信號的熱噪聲基底時可以采用該值，當(dāng)鎖相環(huán)輸出信號頻率為81.92MHz時，由公式(5)可以計(jì)算出輸出時鐘信號的抖動為：

                                       (6)
如果使用的ADC為AD9245，參照圖1可以看出：當(dāng)ADC前端輸入信號頻率低于50MHz時，AD9245的信噪比將優(yōu)于65dB，輸入信號頻率低于100MHz時，AD9245的信噪比將優(yōu)于60dB。
基于極低相位噪聲溫度補(bǔ)償
晶振的非可變采樣時鐘
在確定采樣頻率后，如果并不要求時鐘產(chǎn)生電路產(chǎn)生的時鐘可變的話，就可采用基于溫度補(bǔ)償晶振的時鐘產(chǎn)生方法。首先由公式(2)根據(jù)所需的ADC信噪比確定最大容許的時鐘抖動，然后由公式(5)反推出最大容忍的相位噪聲基底，最后給出不同頻率偏差點(diǎn)上的相位噪聲特性并交由晶振制作工廠定制即可。這是一種最簡單的時種產(chǎn)生方法，基本不需要作太多調(diào)試，但它只適合固定時鐘采樣的情況。
在利用上述兩種方法產(chǎn)生采樣時鐘時，一個值得注意的地方就是采樣時鐘電路應(yīng)盡可能與存在噪聲的數(shù)字系統(tǒng)獨(dú)立開來，在采樣時鐘的通路中也不應(yīng)該有邏輯門電路，一般來說，一個邏輯門將會產(chǎn)生幾個皮秒甚至十幾皮秒的定時抖動。在設(shè)計(jì)時應(yīng)該把采樣時鐘產(chǎn)生電路和系統(tǒng)的數(shù)字及模擬部分分離。

結(jié)語
本文首先分析了采樣時鐘抖動對ADC信噪比性能的影響，然后指出產(chǎn)生時種抖動的原因，最后給出了兩種實(shí)用的采樣時鐘產(chǎn)生方案：基于低相位噪聲VCO的可變采樣時鐘及基于極低相位噪聲溫度補(bǔ)償晶振的非可變采樣時鐘的產(chǎn)生方法?！?/p>

參考文獻(xiàn)
1 James Tsui．楊小牛等譯．寬帶數(shù)字接收機(jī)[M]．北京：電子工業(yè)出版社，2002
2 AD9245 Datasheet．Analog Devices，Inc．2003
3 Steve Lee、Ken Yang．Design a Low-Jitter Clock for High-Speed Data Converters[J]．Maxim application note，2001
4 楊小牛，樓才義，徐建良．軟件無線電原理與應(yīng)用[M]．北京：電子工業(yè)出版社，2001
5 彭 飛．帶通采樣與數(shù)字下變頻的研究與實(shí)現(xiàn)[D]．解放軍理工大學(xué)通信工程學(xué)院，2004