摘    要：本文介紹了電力參數(shù)檢測(cè)終端的硬件結(jié)構(gòu)以及參數(shù)的計(jì)算，著重講述了采樣脈沖的產(chǎn)生過(guò)程、抗混疊軟件濾波、缺相檢測(cè)原理、測(cè)頻方法和諧波計(jì)算原理。
關(guān)鍵詞：DSP；軟件濾波；缺相檢測(cè)；諧波分析；FFT

引言
在供電系統(tǒng)中，對(duì)諧波、負(fù)荷電流、功率因數(shù)等電力參數(shù)進(jìn)行合理的估算并采取相應(yīng)的措施是非常必要的。本文設(shè)計(jì)了一種基于DSP和CPLD的電網(wǎng)質(zhì)量的監(jiān)控裝置。該裝置通過(guò)采集這些參數(shù)，計(jì)算并判斷電能質(zhì)量的優(yōu)劣，同時(shí)與監(jiān)測(cè)主站進(jìn)行通訊，接收主站下達(dá)的各種命令，傳送主站所需的各種參數(shù)，達(dá)到實(shí)時(shí)監(jiān)控的目的。本文詳細(xì)分析了DSP的硬件及軟件實(shí)現(xiàn)、FFT算法的實(shí)現(xiàn)、諧波分析、軟件濾波、參數(shù)計(jì)算以及由CPLD實(shí)現(xiàn)的缺相檢測(cè)、采樣脈沖產(chǎn)生、鍵盤(pán)消抖、地址譯碼等邏輯實(shí)現(xiàn)的問(wèn)題。

硬件設(shè)計(jì)
系統(tǒng)框圖如圖1所示。變壓器監(jiān)測(cè)終端首先把經(jīng)過(guò)CT、PT的三相電壓和電流轉(zhuǎn)換為標(biāo)稱值為100V和5A的電壓、電流，再把該信號(hào)經(jīng)過(guò)傳感器轉(zhuǎn)換為跟隨式的標(biāo)稱值為5V的電壓信號(hào)。信號(hào)經(jīng)過(guò)過(guò)零比較器生成頻率相同的方波，以利于測(cè)頻和實(shí)現(xiàn)缺相檢測(cè)。同時(shí)由CPLD和DSP控制可同時(shí)對(duì)ADS7864完成六路信號(hào)的數(shù)據(jù)采集。然后由DSP完成軟件濾波、FFT運(yùn)算以及各電網(wǎng)參數(shù)的計(jì)算檢測(cè)并進(jìn)行各種判斷，將需要的數(shù)據(jù)存貯于掉電保護(hù)的NVRAM中。系統(tǒng)時(shí)鐘由可編程萬(wàn)年歷時(shí)鐘芯片DS2000提供，同時(shí)由控制中心精確對(duì)時(shí)。如果判斷讀出的數(shù)據(jù)值越限，DSP就控制相應(yīng)的輸出繼電器動(dòng)作，進(jìn)行外部電容器的投切及報(bào)警信息的發(fā)送。終端與主站通過(guò)RS-232、RS-485傳送信息，RS-232主要做為當(dāng)?shù)卣{(diào)試接口，RS-485用于遠(yuǎn)程通訊。系統(tǒng)配有鍵盤(pán)輸入和LCD顯示。
信號(hào)調(diào)理電路
RC濾波器的輸出信號(hào)范圍為-5V~+5V，而ADS7864的模擬輸入信號(hào)范圍為0~+5V，因此需要進(jìn)行信號(hào)的調(diào)理。圖2所示是其調(diào)理電路。
采樣脈沖的產(chǎn)生
本系統(tǒng)中采用以數(shù)字鎖相環(huán)為核心的采樣脈沖產(chǎn)生器。將待測(cè)信號(hào)經(jīng)過(guò)過(guò)零比較器LM339，得到一個(gè)方波作為數(shù)字鎖相環(huán)的輸入。設(shè)輸入信號(hào)頻率為fi，反饋頻率為ff，輸出信號(hào)的頻率為fo。根據(jù)閉環(huán)控制理論ff=fi，需要128倍頻，通過(guò)分頻器選擇分頻比(128倍分頻器由CPLD實(shí)現(xiàn))，使ff=(1/128)fo，從而得到f0=128fi。所以采樣信號(hào)周期T=156.25ms(設(shè)基頻為50Hz)。將f0=128fi做為采樣頻率送至ADS7864的采樣保持輸入引腳。
A/D轉(zhuǎn)換器ADS7864
ADS7864是TI的6通道全差分輸入雙12位A/D轉(zhuǎn)換器。這種模數(shù)轉(zhuǎn)換器能以500kHz的采樣率同時(shí)進(jìn)行六通道信號(hào)的采樣。ADS7864的六路輸入通道可以分成三對(duì)，分別用于電網(wǎng)的三相電壓和三相電流的輸入，并可將模擬信號(hào)轉(zhuǎn)換成DSP或微處理器所需的數(shù)字信號(hào)。輸入到片內(nèi)六個(gè)采樣-保持放大器的信號(hào)經(jīng)過(guò)全差分可在ADC輸入期間保持，以使其在50kHz時(shí)仍然提供高達(dá)80dB的良好模抑制比，這一點(diǎn)對(duì)高噪聲時(shí)的輸入噪聲抑制可起到非常重要的作用。另外，ADS7864特有的并行接口能夠與六個(gè)FIFO寄存器進(jìn)行連接，從而可以更快速地捕獲數(shù)據(jù)。
本設(shè)計(jì)中將f0=128fi接至ADS7864的采樣保持信號(hào)HOLDa、HOLDb、HOLDc。當(dāng)其為0時(shí)，可以同時(shí)保持六路輸入信號(hào)，然后按工作模式設(shè)定的先后次序分別進(jìn)行A/D轉(zhuǎn)換。為了提高系統(tǒng)的效率，將ADS7864的/BUSY信號(hào)接至CPLD，由其判斷ADS7864產(chǎn)生三個(gè)/BUSY信號(hào)后產(chǎn)生一個(gè)中斷，通知DSP一次性讀走ADS7864的FIFO中六個(gè)轉(zhuǎn)換好的數(shù)據(jù)。
缺相檢測(cè)的實(shí)現(xiàn)
解決缺相檢測(cè)問(wèn)題的設(shè)計(jì)思想如框圖3所示。CPLD對(duì)經(jīng)過(guò)過(guò)零比較器整成方波的三相信號(hào)進(jìn)行判斷，根據(jù)判斷結(jié)果，選取某一相信號(hào)送入到倍頻電路，同時(shí)把判斷的結(jié)果傳送給DSP，由DSP根據(jù)結(jié)果發(fā)出報(bào)警。在此給出CPLD的A相判斷程序。
process(reset,f42,Fa) ----------------f42=610.352Hz
begin
if reset='0' then
   sum5<=0;
   sd(0)<='1';
elsif (f42'event and f42='1') then
           if(Fa='0')then
                if sum5=9 then
                   sd(0)<='0';
                   sum5<=0;
                 else
                    sum5<=sum5+1;
                 end if;
           else
                 sd(0)<='1';
                 sum5<=0;
          end if;
end if;
end process;
假設(shè)在16.384ms內(nèi)沒(méi)有高電平信號(hào)就判斷為該相無(wú)信號(hào)，即本系統(tǒng)的測(cè)量頻率下限為30.52Hz。
數(shù)據(jù)結(jié)果的傳輸與判斷
DSP根據(jù)采樣數(shù)據(jù)進(jìn)行計(jì)算后得到的結(jié)果保存在掉電不丟失的RAM里，根據(jù)上行站點(diǎn)的要求通過(guò)GSM引擎模塊發(fā)送出數(shù)據(jù)，或通過(guò)RS-232串口直接從系統(tǒng)中讀取數(shù)據(jù)。DSP也根據(jù)設(shè)定的參數(shù)標(biāo)準(zhǔn)，用計(jì)算所得的數(shù)據(jù)與之比較，判斷各種參數(shù)是否合格。如果不合格則做出相應(yīng)的動(dòng)作，如控制電容的投切、向上行站點(diǎn)報(bào)警、記錄不合格數(shù)據(jù)等，從而實(shí)現(xiàn)無(wú)人監(jiān)控。

信號(hào)的軟件濾波
本系統(tǒng)的頻率測(cè)量范圍以A級(jí)為標(biāo)準(zhǔn)，截止頻率選為2.5kHz，并在頻帶寬度內(nèi)特性應(yīng)盡可能平坦。當(dāng)頻率高于截止頻率時(shí)應(yīng)盡快衰減。
DSP的FIR濾波器的差分方程為：y(n)=h(k)