2004年7月A版

數字產品為什么用到Clock?

　　自電子計算機發(fā)明以后，信息的數字化已成為一股不可阻擋的趨勢，也是二十世紀后人類文明發(fā)展的一大跨越。日常生活中的每個角落，莫不被數字化的電子產品所占據。

　　數字化的意思，是指事物的狀態(tài)利用數字信號來描述與紀錄，而不是現實生活中所看到不斷連續(xù)變化的模擬模式。數字信號是由0與1兩種不同的電壓振幅狀態(tài)所表示的二進制信息。數字信號在兩個組件間的傳送與接收途中，就只有以低電壓所表示的0，或是以高電壓所表示的1兩種狀態(tài)，數字設備要維持正常的運作，傳送端與接收端必須同時發(fā)送及讀取數據，才能確保數據的正確性，不然當傳送端已經傳送下一個數據狀態(tài)，接收端才開始接收上一數據，結果可就大大不同了。因此不論是組件與組件之間、處理器CPU內部、或是兩部連接的設備間，都需要一種協(xié)調兩端同時運作的機制，使數字信號能正常的被處理。

　　但要以多久的時間間隔來抓取或送出數據，是由系統(tǒng)運作的時鐘來決定的。數字產品中一定會有一個稱為時鐘發(fā)生器(clock generator)的電子組件，這個組件會不斷產生穩(wěn)定間隔的電壓脈沖，產品中所有的組件將隨著這個時鐘來同步進行運算動作。簡單的說，數字產品必須要有時鐘的控制，才能精確地處理數字信號，就好比動物的心跳一樣。若時鐘不穩(wěn)定，輕則造成數字信號傳送上的失誤，重則導致數字設備無法正常運作。

Clock的演進

　　早期PC-XT的時代，一臺計算機內部的系統(tǒng)頻率基本上是由石英震蕩晶體(crystal oscillator)所產生。為什么使用石英呢？因為石英這種礦物，對其加壓就會開始進行膨脹和收縮，且震蕩頻率的穩(wěn)定度極高，例如石英表、電子表中也是利用石英晶體來做計時的基準頻率。石英在通電后膨脹和收縮的時候，會產生接近正弦波的電子信號，主機板電路再將正弦波轉換形成數字的0與1脈沖，即成為電路中的時鐘信號。

　　因為石英的震蕩頻率范圍固定，無法獲得多樣化的頻率應用，并且當電路內需要多種時鐘頻率時，使用多顆石英震蕩晶體也有些不切實際。業(yè)界開始利用鎖相環(huán)(PLL, Phase Lock Loop)的特性，開發(fā)出IC化的時鐘發(fā)生器。只要提供PLL一個基準頻率，搭配不同比例的除頻電路，即可依電路中的需求，彈性的產生多樣化的時鐘。數字產品的研發(fā)工程師，便可自由的產生電路中的各種頻率，不再受限于石英震蕩晶體的固定頻率規(guī)格。

　　時鐘發(fā)生器中的除頻電路若再加上EEPROM這類半永久性的內存，只要變更緩存器中的數值就可以設定輸出時鐘，可以簡化時鐘電路的復雜度。時鐘發(fā)生器可在出場時，就預先設定好各項除頻的參數，直接裝配至電路中，免除多余的外圍線路以大幅降低產品的成本；或是在時鐘發(fā)生器中內建I2C之類的通訊總線，使數字產品能直接控制內部的時鐘發(fā)生器，隨時調整系統(tǒng)的運作時鐘。這種功能使得PC能依CPU的不同外頻，透過BIOS隨時變更系統(tǒng)時鐘，也讓使用者在超頻時，由過往必須拿焊槍更換石英震蕩晶體，變成只要敲敲鍵盤即可。

PC超頻與Clock的關聯(lián)

　　到底什么叫做超頻呢？既然所有的數字設備都依靠時鐘來運作，若暫不考慮電子組件的耐用極限，將產品運作時鐘稍微調升，也就是使同一時間內電路動作的次數增加，理論上就能夠提高產品的效能。一般而言，電子組件實際可承受的運作條件，都會比廠商出廠時的標示來的寬松一些，以獲得產品的可靠性與穩(wěn)定度，所以運氣夠好的話，使用較高的時鐘運作，將可以最低的成本獲得較高的執(zhí)行效能。

　　PC的主機板中，若以時鐘電路為中心點來看，將微處理器CPU、北橋、南橋與AGP及PCI一同視為外圍組件，則時鐘電路必須提供這些組件統(tǒng)一的運作時鐘，以確保組件間能正確的傳送數據。通常這些組件各有其規(guī)定的運作頻率規(guī)格，像是PCI與AGP接口的時鐘分別為33MHz與66MHz；內存PC133就是133MHz，PC266則是266MHz等，以此類推；CPU方面的外頻也不斷的提升到目前800MHz的程度。主機板上的時鐘電路為了同步這些不同頻率的組件，會以一個主要的時鐘，例如CPU的外頻為基準，以固定除頻的方式得到其它組件的各種時鐘頻率，若是133外頻的CPU搭配PC133的內存加上AGP與PCI，其時鐘除頻的比例就是1:1:2:4。

　　早期固定除頻比例的時鐘發(fā)生器在超頻時，只要調高CPU的外頻，外圍設備的時鐘也會因除頻而等比例的提高，容易造成系統(tǒng)周邊裝置的不穩(wěn)定。因為各組件對運作條件的忍受度不同，超頻時當機的原因不見得一定是CPU掛點，很有可能是顯示卡的AGP接口超過工作頻率66MHz，太多停止運作使畫面無法呈現，或是內存的存取時間太長跟不上CPU的讀取速度。目前新一代的PC時鐘發(fā)生器，使用可程序化的PLL頻率微調電路，使各外圍的運作時鐘能獨立控制，讓容忍度較差的外圍維持較低的運作頻率，這樣就能提高超頻成功的機率，并讓超頻后的系統(tǒng)仍能維持運作的穩(wěn)定。

各種時鐘的應用

　　數字產品的運作速度越來越快，工程師也遇到愈來愈大的挑戰(zhàn)。對于高速數字電路的設計重點，在于定時(Timing)與電磁干擾(EMI, Electro-Magnetic Interference)的控制。在正時方面，由于數字電路依據時鐘信號來做信號間的同步工作，因此時鐘本身的準確度與各信號間的時間差都需密切配合才能正確運作。在信號品質方面，電路隨著工作頻率變高，目前CPU的速度達3GHz以上，已進入微波的頻譜范圍內，電路板布線與組件的接腳，都會變成小型的天線，散發(fā)出高頻的電磁波，若電磁波過強，將會影響電路的穩(wěn)定度，或是干擾到其它的電器用品。

　　時鐘電路演化至今，為了解決上述高速數字電路遇到的困擾，亦借重PLL鎖相環(huán)對時鐘控制的功能，開發(fā)出零延遲緩沖組件(ZDB, Zero Delay Buffer)與擴頻(SS, Spread Spectrum)這兩種特殊的時鐘組件。ZDB除了傳統(tǒng)緩沖器強化與分配時鐘信號的功能之外，并利用PLL來鎖定輸入與輸出頻率相位，使輸出端的時鐘相位與輸入端保持一致，不會發(fā)生傳統(tǒng)緩沖器的延遲現象。甚至電路工程師可在PLL的反饋端加上延遲電路，使ZDB的輸出相位反而較輸入端來的提前，以抵銷因電路板布線過長，各組件間產生的時鐘時間差。

　　系統(tǒng)的高頻工作時鐘會產生電磁波的干擾，隨著FCC等法規(guī)對EMI的嚴格規(guī)定，工程師必須設法利用遮蔽、濾波或是調整電路布線等各種方式來降低EMI，不過這些方式都會大幅度的增加制作成本，與延長產品上市的時間。擴頻(SS)技術，將系統(tǒng)時鐘緩慢小幅度的調變，使工作頻率在一定的范圍內不斷的變動，讓EMI輻射能量平均分配到一小段頻譜中，不至于形成單一頻率的輻射高峰值，因此擴頻技術將可以降低EMI噪聲。

　　除了ZDB與SS這兩種時鐘芯片的應用外，時鐘芯片的技術配合數字產品移動化的趨勢，為了達到省電與延長使用時間的目的，掌上型裝置的時鐘組件亦需具備低耗電的特性，因此時鐘發(fā)生器的輸出電壓也就朝向低輸出電壓技術發(fā)展。掌上型裝置的時鐘發(fā)生器，也必需為數字相機、DV、MP3等產品中的感測組件，提供精準的參考信號作為取樣時鐘，使擷取到的影像與聲音，不至于因時鐘的抖動或錯誤，降低了真實性。

　　時鐘發(fā)生器的技術亦朝向高頻化發(fā)展，以滿足PC市場的需求，采用非揮發(fā)型硅氧化氮氧化硅(SONOS, silicon oxide nitride oxide silicon)技術，可制作出高效能的200MHz時鐘組件，并可透過桌上型平臺的編譯程序直接進行編程。透過此編譯工具的協(xié)助，系統(tǒng)設計人員甚至不需熟悉PLL技術，即可完成輸入與輸出時鐘的設定，縮短產品上市前的設計時間?！?BR>